Lines Matching +full:0 +full:xdc000
8 #define MX35_IRAM_BASE_ADDR 0x10000000 /* internal ram */
11 #define MX35_L2CC_BASE_ADDR 0x30000000
14 #define MX35_AIPS1_BASE_ADDR 0x43f00000
16 #define MX35_MAX_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x04000)
17 #define MX35_EVTMON_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x08000)
18 #define MX35_CLKCTL_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x0c000)
19 #define MX35_ETB_SLOT4_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x10000)
20 #define MX35_ETB_SLOT5_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x14000)
21 #define MX35_ECT_CTIO_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x18000)
22 #define MX35_I2C1_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x80000)
23 #define MX35_I2C3_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x84000)
24 #define MX35_UART1_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x90000)
25 #define MX35_UART2_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x94000)
26 #define MX35_I2C2_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x98000)
27 #define MX35_OWIRE_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x9c000)
28 #define MX35_SSI1_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xa0000)
29 #define MX35_CSPI1_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xa4000)
30 #define MX35_KPP_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xa8000)
31 #define MX35_IOMUXC_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xac000)
32 #define MX35_ECT_IP1_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xb8000)
33 #define MX35_ECT_IP2_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xbc000)
35 #define MX35_SPBA0_BASE_ADDR 0x50000000
37 #define MX35_UART3_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x0c000)
38 #define MX35_CSPI2_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x10000)
39 #define MX35_SSI2_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x14000)
40 #define MX35_ATA_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x20000)
41 #define MX35_MSHC1_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x24000)
42 #define MX35_FEC_BASE_ADDR 0x50038000
43 #define MX35_SPBA_CTRL_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x3c000)
45 #define MX35_AIPS2_BASE_ADDR 0x53f00000
47 #define MX35_CCM_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0x80000)
48 #define MX35_GPT1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0x90000)
49 #define MX35_EPIT1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0x94000)
50 #define MX35_EPIT2_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0x98000)
51 #define MX35_GPIO3_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xa4000)
52 #define MX35_SCC_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xac000)
53 #define MX35_RNGA_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xb0000)
54 #define MX35_ESDHC1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xb4000)
55 #define MX35_ESDHC2_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xb8000)
56 #define MX35_ESDHC3_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xbc000)
57 #define MX35_IPU_CTRL_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xc0000)
58 #define MX35_AUDMUX_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xc4000)
59 #define MX35_GPIO1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xcc000)
60 #define MX35_GPIO2_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xd0000)
61 #define MX35_SDMA_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xd4000)
62 #define MX35_RTC_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xd8000)
63 #define MX35_WDOG_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xdc000)
64 #define MX35_PWM_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xe0000)
65 #define MX35_CAN1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xe4000)
66 #define MX35_CAN2_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xe8000)
67 #define MX35_RTIC_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xec000)
68 #define MX35_IIM_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xf0000)
69 #define MX35_USB_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xf4000)
70 #define MX35_USB_OTG_BASE_ADDR (MX35_USB_BASE_ADDR + 0x0000)
72 * The Reference Manual (IMX35RM, Rev. 2, 3/2009) claims an offset of 0x200 for
74 * available, which told 0x400. This works fine.
76 #define MX35_USB_HS_BASE_ADDR (MX35_USB_BASE_ADDR + 0x0400)
78 #define MX35_ROMP_BASE_ADDR 0x60000000
81 #define MX35_AVIC_BASE_ADDR 0x68000000
87 #define MX35_IPU_MEM_BASE_ADDR 0x70000000
88 #define MX35_CSD0_BASE_ADDR 0x80000000
89 #define MX35_CSD1_BASE_ADDR 0x90000000
91 #define MX35_CS0_BASE_ADDR 0xa0000000
92 #define MX35_CS1_BASE_ADDR 0xa8000000
93 #define MX35_CS2_BASE_ADDR 0xb0000000
94 #define MX35_CS3_BASE_ADDR 0xb2000000
96 #define MX35_CS4_BASE_ADDR 0xb4000000
97 #define MX35_CS4_BASE_ADDR_VIRT 0xf6000000
100 #define MX35_CS5_BASE_ADDR 0xb6000000
101 #define MX35_CS5_BASE_ADDR_VIRT 0xf8000000
107 #define MX35_X_MEMC_BASE_ADDR 0xb8000000
109 #define MX35_ESDCTL_BASE_ADDR (MX35_X_MEMC_BASE_ADDR + 0x1000)
110 #define MX35_WEIM_BASE_ADDR (MX35_X_MEMC_BASE_ADDR + 0x2000)
111 #define MX35_M3IF_BASE_ADDR (MX35_X_MEMC_BASE_ADDR + 0x3000)
112 #define MX35_EMI_CTL_BASE_ADDR (MX35_X_MEMC_BASE_ADDR + 0x4000)
115 #define MX35_NFC_BASE_ADDR 0xbb000000
116 #define MX35_PCMCIA_MEM_BASE_ADDR 0xbc000000
189 #define MX35_PROD_SIGNATURE 0x1 /* For MX31 */