Lines Matching +full:0 +full:x2000
29 #define UNIPHIER_RESET_ACTIVE_LOW BIT(0)
54 UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
55 UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC (Ether, HSC, MIO) */
60 UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
61 UNIPHIER_RESETX(6, 0x2000, 12), /* Ether */
62 UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC (HSC, MIO, RLE) */
63 UNIPHIER_RESETX(12, 0x2000, 6), /* GIO (Ether, SATA, USB3) */
64 UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
65 UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
66 UNIPHIER_RESETX(28, 0x2000, 18), /* SATA0 */
67 UNIPHIER_RESETX(29, 0x2004, 18), /* SATA1 */
68 UNIPHIER_RESETX(30, 0x2000, 19), /* SATA-PHY */
69 UNIPHIER_RESETX(40, 0x2000, 13), /* AIO */
74 UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
75 UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC (HSC) */
76 UNIPHIER_RESETX(12, 0x2000, 6), /* GIO (PCIe, USB3) */
77 UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
78 UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
79 UNIPHIER_RESETX(24, 0x2008, 2), /* PCIe */
80 UNIPHIER_RESETX(40, 0x2000, 13), /* AIO */
85 UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
86 UNIPHIER_RESETX(6, 0x2000, 12), /* Ether */
87 UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC (HSC, RLE) */
88 UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
89 UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
90 UNIPHIER_RESETX(16, 0x2014, 4), /* USB30-PHY0 */
91 UNIPHIER_RESETX(17, 0x2014, 0), /* USB30-PHY1 */
92 UNIPHIER_RESETX(18, 0x2014, 2), /* USB30-PHY2 */
93 UNIPHIER_RESETX(20, 0x2014, 5), /* USB31-PHY0 */
94 UNIPHIER_RESETX(21, 0x2014, 1), /* USB31-PHY1 */
95 UNIPHIER_RESETX(28, 0x2014, 12), /* SATA */
96 UNIPHIER_RESET(30, 0x2014, 8), /* SATA-PHY (active high) */
97 UNIPHIER_RESETX(40, 0x2000, 13), /* AIO */
102 UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
103 UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
104 UNIPHIER_RESETX(6, 0x200c, 6), /* Ether */
105 UNIPHIER_RESETX(8, 0x200c, 8), /* STDMAC (HSC, MIO) */
106 UNIPHIER_RESETX(9, 0x200c, 9), /* HSC */
107 UNIPHIER_RESETX(40, 0x2008, 0), /* AIO */
108 UNIPHIER_RESETX(41, 0x2008, 1), /* EVEA */
109 UNIPHIER_RESETX(42, 0x2010, 2), /* EXIV */
114 UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
115 UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
116 UNIPHIER_RESETX(6, 0x200c, 6), /* Ether */
117 UNIPHIER_RESETX(8, 0x200c, 8), /* STDMAC (HSC) */
118 UNIPHIER_RESETX(9, 0x200c, 9), /* HSC */
119 UNIPHIER_RESETX(14, 0x200c, 5), /* USB30 */
120 UNIPHIER_RESETX(16, 0x200c, 12), /* USB30-PHY0 */
121 UNIPHIER_RESETX(17, 0x200c, 13), /* USB30-PHY1 */
122 UNIPHIER_RESETX(18, 0x200c, 14), /* USB30-PHY2 */
123 UNIPHIER_RESETX(19, 0x200c, 15), /* USB30-PHY3 */
124 UNIPHIER_RESETX(24, 0x200c, 4), /* PCIe */
125 UNIPHIER_RESETX(40, 0x2008, 0), /* AIO */
126 UNIPHIER_RESETX(41, 0x2008, 1), /* EVEA */
127 UNIPHIER_RESETX(42, 0x2010, 2), /* EXIV */
132 UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
133 UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
134 UNIPHIER_RESETX(6, 0x200c, 9), /* Ether0 */
135 UNIPHIER_RESETX(7, 0x200c, 10), /* Ether1 */
136 UNIPHIER_RESETX(8, 0x200c, 12), /* STDMAC */
137 UNIPHIER_RESETX(12, 0x200c, 4), /* USB30 link */
138 UNIPHIER_RESETX(13, 0x200c, 5), /* USB31 link */
139 UNIPHIER_RESETX(16, 0x200c, 16), /* USB30-PHY0 */
140 UNIPHIER_RESETX(17, 0x200c, 18), /* USB30-PHY1 */
141 UNIPHIER_RESETX(18, 0x200c, 20), /* USB30-PHY2 */
142 UNIPHIER_RESETX(20, 0x200c, 17), /* USB31-PHY0 */
143 UNIPHIER_RESETX(21, 0x200c, 19), /* USB31-PHY1 */
144 UNIPHIER_RESETX(24, 0x200c, 3), /* PCIe */
145 UNIPHIER_RESETX(28, 0x200c, 7), /* SATA0 */
146 UNIPHIER_RESETX(29, 0x200c, 8), /* SATA1 */
147 UNIPHIER_RESETX(30, 0x200c, 21), /* SATA-PHY */
153 UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 0)
156 UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 26)
159 UNIPHIER_RESETX((id), 0x80 + 0x200 * (ch), 0)
162 UNIPHIER_RESETX((id), 0x114 + 0x200 * (ch), 0)
165 UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 24)
168 UNIPHIER_RESETX((id), 0x110, 17)
171 UNIPHIER_MIO_RESET_SD(0, 0),
174 UNIPHIER_MIO_RESET_SD_BRIDGE(3, 0),
179 UNIPHIER_MIO_RESET_USB2(8, 0),
182 UNIPHIER_MIO_RESET_USB2_BRIDGE(12, 0),
189 UNIPHIER_MIO_RESET_SD(0, 0),
197 UNIPHIER_RESETX((id), 0x114, 19 + (ch))
200 UNIPHIER_RESETX((id), 0x114, 5 + (ch))
203 UNIPHIER_RESETX((id), 0x114, 24 + (ch))
206 UNIPHIER_RESETX((id), 0x110, 17 + (ch))
209 UNIPHIER_RESETX((id), 0x114, 14)
212 UNIPHIER_PERI_RESET_UART(0, 0),
216 UNIPHIER_PERI_RESET_I2C(4, 0),
221 UNIPHIER_PERI_RESET_SCSSI(11, 0),
226 UNIPHIER_PERI_RESET_UART(0, 0),
230 UNIPHIER_PERI_RESET_FI2C(4, 0),
237 UNIPHIER_PERI_RESET_SCSSI(11, 0),
247 UNIPHIER_RESETX(0, 0x10, 6), /* EVEA */
300 return uniphier_reset_update(rcdev, id, 0); in uniphier_reset_deassert()
345 unsigned int nr_resets = 0; in uniphier_reset_probe()