/third_party/ffmpeg/libavcodec/arm/ |
D | fmtconvert_vfp.S | 55 vcvt.f32.s32 s16, s16 56 vcvt.f32.s32 s17, s17 57 vcvt.f32.s32 s18, s18 58 vcvt.f32.s32 s19, s19 59 vcvt.f32.s32 s20, s20 60 vcvt.f32.s32 s21, s21 61 vcvt.f32.s32 s22, s22 62 vcvt.f32.s32 s23, s23 68 vcvt.f32.s32 s24, s24 69 vcvt.f32.s32 s25, s25 [all …]
|
D | rv34dsp_neon.S | 39 vadd.s32 q13, q13, q9 @ z3 = 17*block[i+4*1] + 7*block[i+4*3] 40 vsub.s32 q12, q12, q1 @ z2 = 7*block[i+4*1] - 17*block[i+4*3] 41 vadd.s32 q1, q10, q13 @ z0 + z3 42 vadd.s32 q2, q11, q12 @ z1 + z2 43 vsub.s32 q8, q10, q13 @ z0 - z3 44 vsub.s32 q3, q11, q12 @ z1 - z2 49 vmov.s32 d0, #13 50 vadd.s32 q10, q1, q3 51 vsub.s32 q11, q1, q3 52 vshl.s32 q12, q2, #3 [all …]
|
D | sbcdsp_neon.S | 67 vpadd.s32 d0, d0, d1 68 vpadd.s32 d1, d2, d3 70 vrshrn.s32 d0, q0, SBC_PROTO_FIXED_SCALE 82 vpadd.s32 d0, d6, d7 /* TODO: can be eliminated */ 83 vpadd.s32 d1, d8, d9 /* TODO: can be eliminated */ 141 vpadd.s32 d0, d12, d13 142 vpadd.s32 d1, d14, d15 143 vpadd.s32 d2, d16, d17 144 vpadd.s32 d3, d18, d19 146 vrshr.s32 q0, q0, SBC_PROTO_FIXED_SCALE [all …]
|
D | int_neon.S | 40 vpadd.s32 d16, d0, d1 41 vpadd.s32 d17, d2, d3 42 vpadd.s32 d18, d4, d5 43 vpadd.s32 d19, d6, d7 44 vpadd.s32 d0, d16, d17 45 vpadd.s32 d1, d18, d19 46 vpadd.s32 d2, d0, d1 47 vpaddl.s32 d3, d2
|
D | fmtconvert_neon.S | 33 vcvt.f32.s32 q3, q1 35 vcvt.f32.s32 q8, q2 42 vcvt.f32.s32 q3, q1 44 vcvt.f32.s32 q8, q2 64 vcvt.f32.s32 q0, q0 65 vcvt.f32.s32 q1, q1 67 vcvt.f32.s32 q2, q2 68 vcvt.f32.s32 q3, q3 82 vcvt.f32.s32 q0, q0 83 vcvt.f32.s32 q1, q1
|
/third_party/skia/third_party/externals/swiftshader/third_party/llvm-10.0/llvm/lib/Target/Mips/ |
D | MipsLegalizerInfo.cpp | 57 const LLT s32 = LLT::scalar(32); in MipsLegalizerInfo() local 67 if (CheckTyN(0, Query, {s32})) in MipsLegalizerInfo() 73 .clampScalar(0, s32, s32); in MipsLegalizerInfo() 76 .lowerFor({{s32, s1}}); in MipsLegalizerInfo() 79 .legalFor({s32}) in MipsLegalizerInfo() 80 .maxScalar(0, s32); in MipsLegalizerInfo() 84 if (CheckTy0Ty1MemSizeAlign(Query, {{s32, p0, 8, ST.hasMips32r6()}, in MipsLegalizerInfo() 85 {s32, p0, 16, ST.hasMips32r6()}, in MipsLegalizerInfo() 86 {s32, p0, 32, ST.hasMips32r6()}, in MipsLegalizerInfo() 98 .minScalar(0, s32); in MipsLegalizerInfo() [all …]
|
/third_party/skia/third_party/externals/swiftshader/third_party/llvm-10.0/llvm/lib/Target/ARM/ |
D | ARMLegalizerInfo.cpp | 74 const LLT s32 = LLT::scalar(32); in ARMLegalizerInfo() local 85 .legalForCartesianProduct({s8, s16, s32}, {s1, s8, s16}); in ARMLegalizerInfo() 90 .legalFor({s32}) in ARMLegalizerInfo() 91 .minScalar(0, s32); in ARMLegalizerInfo() 95 .legalFor({s32, s64}) in ARMLegalizerInfo() 96 .minScalar(0, s32); in ARMLegalizerInfo() 99 .legalFor({s32}) in ARMLegalizerInfo() 100 .minScalar(0, s32); in ARMLegalizerInfo() 103 .legalFor({{s32, s32}}) in ARMLegalizerInfo() 104 .minScalar(0, s32) in ARMLegalizerInfo() [all …]
|
/third_party/ffmpeg/libswresample/arm/ |
D | audio_convert_neon.S | 28 vcvt.s32.f32 q8, q0, #31 30 vcvt.s32.f32 q9, q1, #31 35 vqrshrn.s32 d4, q8, #16 37 vcvt.s32.f32 q0, q0, #31 38 vqrshrn.s32 d5, q9, #16 40 vcvt.s32.f32 q1, q1, #31 41 vqrshrn.s32 d6, q0, #16 43 vqrshrn.s32 d7, q1, #16 45 vcvt.s32.f32 q8, q8, #31 47 vcvt.s32.f32 q9, q9, #31 [all …]
|
/third_party/ffmpeg/libavresample/arm/ |
D | audio_convert_neon.S | 27 vcvt.s32.f32 q8, q0, #31 29 vcvt.s32.f32 q9, q1, #31 34 vqrshrn.s32 d4, q8, #16 36 vcvt.s32.f32 q0, q0, #31 37 vqrshrn.s32 d5, q9, #16 39 vcvt.s32.f32 q1, q1, #31 40 vqrshrn.s32 d6, q0, #16 42 vqrshrn.s32 d7, q1, #16 44 vcvt.s32.f32 q8, q8, #31 46 vcvt.s32.f32 q9, q9, #31 [all …]
|
/third_party/mindspore/mindspore/ccsrc/backend/kernel_compiler/cpu/nnacl/assembly/arm32/ |
D | ConvDwInt8Center.S | 103 vshl.s32 q4, q4, q14 104 vshl.s32 q5, q5, q15 105 vshl.s32 q6, q6, q14 106 vshl.s32 q7, q7, q15 108 vqrdmulh.s32 q4, q4, q12 109 vqrdmulh.s32 q5, q5, q13 110 vqrdmulh.s32 q6, q6, q12 111 vqrdmulh.s32 q7, q7, q13 117 vshr.s32 q2, q2, #31 118 vqadd.s32 q4, q4, q2 [all …]
|
D | ConvDwInt8PostAlign4.S | 60 vshl.s32 q0, q0, q13 61 vqrdmulh.s32 q0, q0, q14 63 vshr.s32 q4, q4, #31 64 vqadd.s32 q0, q0, q4 65 vrshl.s32 q0, q0, q12 67 vmax.s32 q0, q0, q11 68 vmin.s32 q0, q0, q10 69 vqmovn.s32 d4, q0 72 vshl.s32 q1, q1, q13 73 vqrdmulh.s32 q1, q1, q14 [all …]
|
D | ConvDwInt8PostAlign4PerChannel.S | 56 vshl.s32 q0, q0, q13 58 vqrdmulh.s32 q0, q0, q14 61 vshr.s32 q4, q4, #31 62 vqadd.s32 q0, q0, q4 63 vrshl.s32 q0, q0, q12 65 vmax.s32 q0, q0, q11 66 vmin.s32 q0, q0, q10 67 vqmovn.s32 d4, q0 71 vshl.s32 q1, q1, q13 73 vqrdmulh.s32 q1, q1, q14 [all …]
|
D | MatmulInt8Opt.S | 142 vsub.s32 d28, d28, d20 143 vsub.s32 d29, d29, d21 144 vsub.s32 d30, d30, d22 145 vsub.s32 d31, d31, d23 149 vshl.s32 q14, q14, q9 150 vshl.s32 q15, q15, q9 154 vqrdmulh.s32 q14, q14, q8 155 vqrdmulh.s32 q15, q15, q8 160 vshr.s32 q6, q6, #31 161 vqadd.s32 q14, q14, q6 [all …]
|
D | MatmulInt8.S | 137 vsub.s32 d28, d28, d20 138 vsub.s32 d29, d29, d21 139 vsub.s32 d30, d30, d22 140 vsub.s32 d31, d31, d23 146 vshl.s32 q14, q14, q9 147 vshl.s32 q15, q15, q9 153 vqrdmulh.s32 q14, q14, q8 154 vqrdmulh.s32 q15, q15, q8 161 vshr.s32 q6, q6, #31 162 vqadd.s32 q14, q14, q6 [all …]
|
D | ConvDw3x3Int8BorderPixel.S | 94 vshl.s32 q3, q3, q13 95 vqrdmulh.s32 q3, q3, q14 97 vshr.s32 q5, q5, #31 98 vqadd.s32 q3, q3, q5 99 vrshl.s32 q3, q3, q12 101 vmax.s32 q3, q3, q11 102 vmin.s32 q3, q3, q10 103 vqmovn.s32 d14, q3 105 vshl.s32 q4, q4, q13 106 vqrdmulh.s32 q4, q4, q14 [all …]
|
/third_party/skia/third_party/externals/swiftshader/third_party/llvm-10.0/llvm/lib/Target/AArch64/ |
D | AArch64LegalizerInfo.cpp | 39 const LLT s32 = LLT::scalar(32); in AArch64LegalizerInfo() local 62 .legalFor({p0, s1, s8, s16, s32, s64, v2s32, v4s32, v2s64}) in AArch64LegalizerInfo() 79 .legalFor({p0, s16, s32, s64, v2s32, v4s32, v2s64}) in AArch64LegalizerInfo() 84 .legalFor({s32, s64, v4s32, v2s32, v2s64}) in AArch64LegalizerInfo() 85 .clampScalar(0, s32, s64) in AArch64LegalizerInfo() 89 .legalFor({s32, s64, v2s32, v4s32, v2s64, v8s16, v16s8}) in AArch64LegalizerInfo() 90 .clampScalar(0, s32, s64) in AArch64LegalizerInfo() 97 .legalFor({{s32, s32}, {s64, s64}, in AArch64LegalizerInfo() 99 .clampScalar(1, s32, s64) in AArch64LegalizerInfo() 100 .clampScalar(0, s32, s64) in AArch64LegalizerInfo() [all …]
|
/third_party/ltp/tools/sparse/sparse-src/validation/linear/ |
D | shift-assign1.c | 2 typedef __INT32_TYPE__ s32; typedef 9 s16 s16s32(s16 a, s32 b) { a >>= b; return a; } in s16s32() 14 s32 s32s16(s32 a, s16 b) { a >>= b; return a; } in s32s16() 15 s32 s32s32(s32 a, s32 b) { a >>= b; return a; } in s32s32() 16 s32 s32s64(s32 a, s64 b) { a >>= b; return a; } in s32s64() 17 s32 s32u16(s32 a, u16 b) { a >>= b; return a; } in s32u16() 18 s32 s32u32(s32 a, u32 b) { a >>= b; return a; } in s32u32() 19 s32 s32u64(s32 a, u64 b) { a >>= b; return a; } in s32u64() 21 s64 s64s32(s64 a, s32 b); 27 u16 u16s32(u16 a, s32 b) { a >>= b; return a; } in u16s32() [all …]
|
/third_party/openh264/codec/decoder/core/arm/ |
D | block_add_neon.S | 49 vadd.s32 \arg0, \arg4, \arg7 //int16 f[i][0] = e[i][0] + e[i][3]; 50 vadd.s32 \arg1, \arg5, \arg6 //int16 f[i][1] = e[i][1] + e[i][2]; 51 vsub.s32 \arg2, \arg5, \arg6 //int16 f[i][2] = e[i][1] - e[i][2]; 52 vsub.s32 \arg3, \arg4, \arg7 //int16 f[i][3] = e[i][0] - e[i][3]; 58 vadd.s32 \arg4, \arg0, \arg2 //int32 e[0][j] = f[0][j] + f[2][j]; 59 vsub.s32 \arg5, \arg0, \arg2 //int32 e[1][j] = f[0][j] - f[2][j]; 60 vshr.s32 \arg6, \arg1, #1 61 vshr.s32 \arg7, \arg3, #1 62 vsub.s32 \arg6, \arg6, \arg3 //int32 e[2][j] = (f[1][j]>>1) - f[3][j]; 63 vadd.s32 \arg7, \arg1, \arg7 //int32 e[3][j] = f[1][j] + (f[3][j]>>1); [all …]
|
/third_party/skia/third_party/externals/swiftshader/third_party/llvm-10.0/llvm/lib/Target/X86/ |
D | X86LegalizerInfo.cpp | 112 const LLT s32 = LLT::scalar(32); in setLegalizerInfo32bit() local 116 for (auto Ty : {p0, s1, s8, s16, s32}) in setLegalizerInfo32bit() 119 for (auto Ty : {s8, s16, s32, p0}) in setLegalizerInfo32bit() 123 for (auto Ty : {s8, s16, s32}) in setLegalizerInfo32bit() 127 setAction({Op, s32}, Legal); in setLegalizerInfo32bit() 132 for (auto Ty : {s8, s16, s32, p0}) in setLegalizerInfo32bit() 144 setAction({G_PTR_ADD, 1, s32}, Legal); in setLegalizerInfo32bit() 148 .legalForCartesianProduct({s1, s8, s16, s32}, {p0}) in setLegalizerInfo32bit() 149 .maxScalar(0, s32) in setLegalizerInfo32bit() 151 getActionDefinitionsBuilder(G_INTTOPTR).legalFor({{p0, s32}}); in setLegalizerInfo32bit() [all …]
|
/third_party/skia/third_party/externals/spirv-cross/shaders-msl-no-opt/comp/ |
D | glsl.std450.comp | 11 ivec4 s32; 31 ires = abs(s32.x); 33 ires = sign(s32.x); 88 ires = min(s32.x, s32.y); 91 ires = max(s32.x, s32.y); 95 ires = clamp(s32.x, s32.y, s32.z); 120 s32 = findLSB(s32); 121 s32 = findLSB(u32); 122 s32 = findMSB(s32); 123 s32 = findMSB(u32);
|
/third_party/skia/third_party/externals/spirv-cross/shaders-hlsl-no-opt/comp/ |
D | glsl.std450.fxconly.comp | 11 ivec4 s32; 31 ires = abs(s32.x); 33 ires = sign(s32.x); 88 ires = min(s32.x, s32.y); 91 ires = max(s32.x, s32.y); 95 ires = clamp(s32.x, s32.y, s32.z); 121 s32 = findLSB(s32); 122 s32 = findLSB(u32); 123 s32 = findMSB(s32); 124 s32 = findMSB(u32);
|
/third_party/skia/third_party/externals/spirv-cross/shaders-no-opt/comp/ |
D | glsl.std450.comp | 11 ivec4 s32; 31 ires = abs(s32.x); 33 ires = sign(s32.x); 88 ires = min(s32.x, s32.y); 91 ires = max(s32.x, s32.y); 95 ires = clamp(s32.x, s32.y, s32.z); 120 s32 = findLSB(s32); 121 s32 = findLSB(u32); 122 s32 = findMSB(s32); 123 s32 = findMSB(u32);
|
/third_party/ltp/tools/sparse/sparse-src/validation/optim/ |
D | shift-big.c | 2 typedef int s32; typedef 4 s32 asr31(s32 a) { return a >> 31; } in asr31() 5 s32 asr32(s32 a) { return a >> 32; } in asr32() 6 s32 asr33(s32 a) { return a >> 33; } in asr33()
|
/third_party/libjpeg-turbo/simd/arm/ |
D | jsimd_neon.S | 283 vshl.s32 q3, q3, #13 287 vadd.s32 q1, q3, q2 290 vadd.s32 q1, q1, q6 295 vrshrn.s32 ROW1L, q1, #11 297 vsub.s32 q1, q1, q6 302 vsub.s32 q1, q1, q6 306 vsub.s32 q3, q3, q2 308 vrshrn.s32 ROW6L, q1, #11 310 vadd.s32 q1, q3, q5 312 vsub.s32 q3, q3, q5 [all …]
|
/third_party/flutter/skia/third_party/externals/libjpeg-turbo/simd/arm/ |
D | jsimd_neon.S | 283 vshl.s32 q3, q3, #13 287 vadd.s32 q1, q3, q2 290 vadd.s32 q1, q1, q6 295 vrshrn.s32 ROW1L, q1, #11 297 vsub.s32 q1, q1, q6 302 vsub.s32 q1, q1, q6 306 vsub.s32 q3, q3, q2 308 vrshrn.s32 ROW6L, q1, #11 310 vadd.s32 q1, q3, q5 312 vsub.s32 q3, q3, q5 [all …]
|