Lines Matching +full:gpio +full:-
1 // SPDX-License-Identifier: GPL-2.0-only
3 * Copyright (c) 2016-2017 NVIDIA Corporation
8 #include <linux/gpio/driver.h>
15 #include <dt-bindings/gpio/tegra186-gpio.h>
16 #include <dt-bindings/gpio/tegra194-gpio.h>
78 struct gpio_chip gpio; member
90 tegra186_gpio_get_port(struct tegra_gpio *gpio, unsigned int *pin) in tegra186_gpio_get_port() argument
94 for (i = 0; i < gpio->soc->num_ports; i++) { in tegra186_gpio_get_port()
95 const struct tegra_gpio_port *port = &gpio->soc->ports[i]; in tegra186_gpio_get_port()
97 if (*pin >= start && *pin < start + port->pins) { in tegra186_gpio_get_port()
98 *pin -= start; in tegra186_gpio_get_port()
102 start += port->pins; in tegra186_gpio_get_port()
108 static void __iomem *tegra186_gpio_get_base(struct tegra_gpio *gpio, in tegra186_gpio_get_base() argument
114 port = tegra186_gpio_get_port(gpio, &pin); in tegra186_gpio_get_base()
118 offset = port->bank * 0x1000 + port->port * 0x200; in tegra186_gpio_get_base()
120 return gpio->base + offset + pin * 0x20; in tegra186_gpio_get_base()
126 struct tegra_gpio *gpio = gpiochip_get_data(chip); in tegra186_gpio_get_direction() local
130 base = tegra186_gpio_get_base(gpio, offset); in tegra186_gpio_get_direction()
132 return -ENODEV; in tegra186_gpio_get_direction()
144 struct tegra_gpio *gpio = gpiochip_get_data(chip); in tegra186_gpio_direction_input() local
148 base = tegra186_gpio_get_base(gpio, offset); in tegra186_gpio_direction_input()
150 return -ENODEV; in tegra186_gpio_direction_input()
167 struct tegra_gpio *gpio = gpiochip_get_data(chip); in tegra186_gpio_direction_output() local
172 chip->set(chip, offset, level); in tegra186_gpio_direction_output()
174 base = tegra186_gpio_get_base(gpio, offset); in tegra186_gpio_direction_output()
176 return -EINVAL; in tegra186_gpio_direction_output()
193 struct tegra_gpio *gpio = gpiochip_get_data(chip); in tegra186_gpio_get() local
197 base = tegra186_gpio_get_base(gpio, offset); in tegra186_gpio_get()
199 return -ENODEV; in tegra186_gpio_get()
213 struct tegra_gpio *gpio = gpiochip_get_data(chip); in tegra186_gpio_set() local
217 base = tegra186_gpio_get_base(gpio, offset); in tegra186_gpio_set()
234 struct tegra_gpio *gpio = gpiochip_get_data(chip); in tegra186_gpio_set_config() local
238 base = tegra186_gpio_get_base(gpio, offset); in tegra186_gpio_set_config()
240 return -ENXIO; in tegra186_gpio_set_config()
243 return -ENOTSUPP; in tegra186_gpio_set_config()
248 * The Tegra186 GPIO controller supports a maximum of 255 ms debounce in tegra186_gpio_set_config()
252 return -EINVAL; in tegra186_gpio_set_config()
268 struct tegra_gpio *gpio = gpiochip_get_data(chip); in tegra186_gpio_add_pin_ranges() local
274 if (!gpio->soc->pinmux || gpio->soc->num_pin_ranges == 0) in tegra186_gpio_add_pin_ranges()
277 np = of_find_compatible_node(NULL, NULL, gpio->soc->pinmux); in tegra186_gpio_add_pin_ranges()
279 return -ENODEV; in tegra186_gpio_add_pin_ranges()
284 return -EPROBE_DEFER; in tegra186_gpio_add_pin_ranges()
286 for (i = 0; i < gpio->soc->num_pin_ranges; i++) { in tegra186_gpio_add_pin_ranges()
287 unsigned int pin = gpio->soc->pin_ranges[i].offset, port; in tegra186_gpio_add_pin_ranges()
288 const char *group = gpio->soc->pin_ranges[i].group; in tegra186_gpio_add_pin_ranges()
293 if (port >= gpio->soc->num_ports) { in tegra186_gpio_add_pin_ranges()
294 dev_warn(chip->parent, "invalid port %u for %s\n", in tegra186_gpio_add_pin_ranges()
300 pin += gpio->soc->ports[j].pins; in tegra186_gpio_add_pin_ranges()
314 struct tegra_gpio *gpio = gpiochip_get_data(chip); in tegra186_gpio_of_xlate() local
317 if (WARN_ON(chip->of_gpio_n_cells < 2)) in tegra186_gpio_of_xlate()
318 return -EINVAL; in tegra186_gpio_of_xlate()
320 if (WARN_ON(spec->args_count < chip->of_gpio_n_cells)) in tegra186_gpio_of_xlate()
321 return -EINVAL; in tegra186_gpio_of_xlate()
323 port = spec->args[0] / 8; in tegra186_gpio_of_xlate()
324 pin = spec->args[0] % 8; in tegra186_gpio_of_xlate()
326 if (port >= gpio->soc->num_ports) { in tegra186_gpio_of_xlate()
327 dev_err(chip->parent, "invalid port number: %u\n", port); in tegra186_gpio_of_xlate()
328 return -EINVAL; in tegra186_gpio_of_xlate()
332 offset += gpio->soc->ports[i].pins; in tegra186_gpio_of_xlate()
335 *flags = spec->args[1]; in tegra186_gpio_of_xlate()
342 struct tegra_gpio *gpio = irq_data_get_irq_chip_data(data); in tegra186_irq_ack() local
345 base = tegra186_gpio_get_base(gpio, data->hwirq); in tegra186_irq_ack()
354 struct tegra_gpio *gpio = irq_data_get_irq_chip_data(data); in tegra186_irq_mask() local
358 base = tegra186_gpio_get_base(gpio, data->hwirq); in tegra186_irq_mask()
369 struct tegra_gpio *gpio = irq_data_get_irq_chip_data(data); in tegra186_irq_unmask() local
373 base = tegra186_gpio_get_base(gpio, data->hwirq); in tegra186_irq_unmask()
384 struct tegra_gpio *gpio = irq_data_get_irq_chip_data(data); in tegra186_irq_set_type() local
388 base = tegra186_gpio_get_base(gpio, data->hwirq); in tegra186_irq_set_type()
390 return -ENODEV; in tegra186_irq_set_type()
423 return -EINVAL; in tegra186_irq_set_type()
433 if (data->parent_data) in tegra186_irq_set_type()
441 if (data->parent_data) in tegra186_irq_set_wake()
449 struct tegra_gpio *gpio = irq_desc_get_handler_data(desc); in tegra186_gpio_irq() local
450 struct irq_domain *domain = gpio->gpio.irq.domain; in tegra186_gpio_irq()
457 for (i = 0; i < gpio->soc->num_ports; i++) { in tegra186_gpio_irq()
458 const struct tegra_gpio_port *port = &gpio->soc->ports[i]; in tegra186_gpio_irq()
463 base = gpio->base + port->bank * 0x1000 + port->port * 0x200; in tegra186_gpio_irq()
466 if (parent != gpio->irq[port->bank]) in tegra186_gpio_irq()
471 for_each_set_bit(pin, &value, port->pins) { in tegra186_gpio_irq()
480 offset += port->pins; in tegra186_gpio_irq()
491 struct tegra_gpio *gpio = gpiochip_get_data(domain->host_data); in tegra186_gpio_irq_domain_translate() local
494 if (WARN_ON(gpio->gpio.of_gpio_n_cells < 2)) in tegra186_gpio_irq_domain_translate()
495 return -EINVAL; in tegra186_gpio_irq_domain_translate()
497 if (WARN_ON(fwspec->param_count < gpio->gpio.of_gpio_n_cells)) in tegra186_gpio_irq_domain_translate()
498 return -EINVAL; in tegra186_gpio_irq_domain_translate()
500 port = fwspec->param[0] / 8; in tegra186_gpio_irq_domain_translate()
501 pin = fwspec->param[0] % 8; in tegra186_gpio_irq_domain_translate()
503 if (port >= gpio->soc->num_ports) in tegra186_gpio_irq_domain_translate()
504 return -EINVAL; in tegra186_gpio_irq_domain_translate()
507 offset += gpio->soc->ports[i].pins; in tegra186_gpio_irq_domain_translate()
509 *type = fwspec->param[1] & IRQ_TYPE_SENSE_MASK; in tegra186_gpio_irq_domain_translate()
519 struct tegra_gpio *gpio = gpiochip_get_data(chip); in tegra186_gpio_populate_parent_fwspec() local
526 fwspec->fwnode = chip->irq.parent_domain->fwnode; in tegra186_gpio_populate_parent_fwspec()
527 fwspec->param_count = 3; in tegra186_gpio_populate_parent_fwspec()
528 fwspec->param[0] = gpio->soc->instance; in tegra186_gpio_populate_parent_fwspec()
529 fwspec->param[1] = parent_hwirq; in tegra186_gpio_populate_parent_fwspec()
530 fwspec->param[2] = parent_type; in tegra186_gpio_populate_parent_fwspec()
541 *parent_hwirq = chip->irq.child_offset_to_irq(chip, hwirq); in tegra186_gpio_child_to_parent_hwirq()
550 struct tegra_gpio *gpio = gpiochip_get_data(chip); in tegra186_gpio_child_offset_to_irq() local
553 for (i = 0; i < gpio->soc->num_ports; i++) { in tegra186_gpio_child_offset_to_irq()
554 if (offset < gpio->soc->ports[i].pins) in tegra186_gpio_child_offset_to_irq()
557 offset -= gpio->soc->ports[i].pins; in tegra186_gpio_child_offset_to_irq()
564 { .compatible = "nvidia,tegra186-pmc" },
565 { .compatible = "nvidia,tegra194-pmc" },
569 static void tegra186_gpio_init_route_mapping(struct tegra_gpio *gpio) in tegra186_gpio_init_route_mapping() argument
574 for (i = 0; i < gpio->soc->num_ports; i++) { in tegra186_gpio_init_route_mapping()
575 const struct tegra_gpio_port *port = &gpio->soc->ports[i]; in tegra186_gpio_init_route_mapping()
576 unsigned int offset, p = port->port; in tegra186_gpio_init_route_mapping()
579 base = gpio->secure + port->bank * 0x1000 + 0x800; in tegra186_gpio_init_route_mapping()
593 value = BIT(port->pins) - 1; in tegra186_gpio_init_route_mapping()
604 struct tegra_gpio *gpio; in tegra186_gpio_probe() local
609 gpio = devm_kzalloc(&pdev->dev, sizeof(*gpio), GFP_KERNEL); in tegra186_gpio_probe()
610 if (!gpio) in tegra186_gpio_probe()
611 return -ENOMEM; in tegra186_gpio_probe()
613 gpio->soc = of_device_get_match_data(&pdev->dev); in tegra186_gpio_probe()
615 gpio->secure = devm_platform_ioremap_resource_byname(pdev, "security"); in tegra186_gpio_probe()
616 if (IS_ERR(gpio->secure)) in tegra186_gpio_probe()
617 return PTR_ERR(gpio->secure); in tegra186_gpio_probe()
619 gpio->base = devm_platform_ioremap_resource_byname(pdev, "gpio"); in tegra186_gpio_probe()
620 if (IS_ERR(gpio->base)) in tegra186_gpio_probe()
621 return PTR_ERR(gpio->base); in tegra186_gpio_probe()
627 gpio->num_irq = err; in tegra186_gpio_probe()
629 gpio->irq = devm_kcalloc(&pdev->dev, gpio->num_irq, sizeof(*gpio->irq), in tegra186_gpio_probe()
631 if (!gpio->irq) in tegra186_gpio_probe()
632 return -ENOMEM; in tegra186_gpio_probe()
634 for (i = 0; i < gpio->num_irq; i++) { in tegra186_gpio_probe()
639 gpio->irq[i] = err; in tegra186_gpio_probe()
642 gpio->gpio.label = gpio->soc->name; in tegra186_gpio_probe()
643 gpio->gpio.parent = &pdev->dev; in tegra186_gpio_probe()
645 gpio->gpio.request = gpiochip_generic_request; in tegra186_gpio_probe()
646 gpio->gpio.free = gpiochip_generic_free; in tegra186_gpio_probe()
647 gpio->gpio.get_direction = tegra186_gpio_get_direction; in tegra186_gpio_probe()
648 gpio->gpio.direction_input = tegra186_gpio_direction_input; in tegra186_gpio_probe()
649 gpio->gpio.direction_output = tegra186_gpio_direction_output; in tegra186_gpio_probe()
650 gpio->gpio.get = tegra186_gpio_get, in tegra186_gpio_probe()
651 gpio->gpio.set = tegra186_gpio_set; in tegra186_gpio_probe()
652 gpio->gpio.set_config = tegra186_gpio_set_config; in tegra186_gpio_probe()
653 gpio->gpio.add_pin_ranges = tegra186_gpio_add_pin_ranges; in tegra186_gpio_probe()
655 gpio->gpio.base = -1; in tegra186_gpio_probe()
657 for (i = 0; i < gpio->soc->num_ports; i++) in tegra186_gpio_probe()
658 gpio->gpio.ngpio += gpio->soc->ports[i].pins; in tegra186_gpio_probe()
660 names = devm_kcalloc(gpio->gpio.parent, gpio->gpio.ngpio, in tegra186_gpio_probe()
663 return -ENOMEM; in tegra186_gpio_probe()
665 for (i = 0, offset = 0; i < gpio->soc->num_ports; i++) { in tegra186_gpio_probe()
666 const struct tegra_gpio_port *port = &gpio->soc->ports[i]; in tegra186_gpio_probe()
669 for (j = 0; j < port->pins; j++) { in tegra186_gpio_probe()
670 name = devm_kasprintf(gpio->gpio.parent, GFP_KERNEL, in tegra186_gpio_probe()
671 "P%s.%02x", port->name, j); in tegra186_gpio_probe()
673 return -ENOMEM; in tegra186_gpio_probe()
678 offset += port->pins; in tegra186_gpio_probe()
681 gpio->gpio.names = (const char * const *)names; in tegra186_gpio_probe()
683 gpio->gpio.of_node = pdev->dev.of_node; in tegra186_gpio_probe()
684 gpio->gpio.of_gpio_n_cells = 2; in tegra186_gpio_probe()
685 gpio->gpio.of_xlate = tegra186_gpio_of_xlate; in tegra186_gpio_probe()
687 gpio->intc.name = pdev->dev.of_node->name; in tegra186_gpio_probe()
688 gpio->intc.irq_ack = tegra186_irq_ack; in tegra186_gpio_probe()
689 gpio->intc.irq_mask = tegra186_irq_mask; in tegra186_gpio_probe()
690 gpio->intc.irq_unmask = tegra186_irq_unmask; in tegra186_gpio_probe()
691 gpio->intc.irq_set_type = tegra186_irq_set_type; in tegra186_gpio_probe()
692 gpio->intc.irq_set_wake = tegra186_irq_set_wake; in tegra186_gpio_probe()
694 irq = &gpio->gpio.irq; in tegra186_gpio_probe()
695 irq->chip = &gpio->intc; in tegra186_gpio_probe()
696 irq->fwnode = of_node_to_fwnode(pdev->dev.of_node); in tegra186_gpio_probe()
697 irq->child_to_parent_hwirq = tegra186_gpio_child_to_parent_hwirq; in tegra186_gpio_probe()
698 irq->populate_parent_alloc_arg = tegra186_gpio_populate_parent_fwspec; in tegra186_gpio_probe()
699 irq->child_offset_to_irq = tegra186_gpio_child_offset_to_irq; in tegra186_gpio_probe()
700 irq->child_irq_domain_ops.translate = tegra186_gpio_irq_domain_translate; in tegra186_gpio_probe()
701 irq->handler = handle_simple_irq; in tegra186_gpio_probe()
702 irq->default_type = IRQ_TYPE_NONE; in tegra186_gpio_probe()
703 irq->parent_handler = tegra186_gpio_irq; in tegra186_gpio_probe()
704 irq->parent_handler_data = gpio; in tegra186_gpio_probe()
705 irq->num_parents = gpio->num_irq; in tegra186_gpio_probe()
706 irq->parents = gpio->irq; in tegra186_gpio_probe()
710 irq->parent_domain = irq_find_host(np); in tegra186_gpio_probe()
713 if (!irq->parent_domain) in tegra186_gpio_probe()
714 return -EPROBE_DEFER; in tegra186_gpio_probe()
717 tegra186_gpio_init_route_mapping(gpio); in tegra186_gpio_probe()
719 irq->map = devm_kcalloc(&pdev->dev, gpio->gpio.ngpio, in tegra186_gpio_probe()
720 sizeof(*irq->map), GFP_KERNEL); in tegra186_gpio_probe()
721 if (!irq->map) in tegra186_gpio_probe()
722 return -ENOMEM; in tegra186_gpio_probe()
724 for (i = 0, offset = 0; i < gpio->soc->num_ports; i++) { in tegra186_gpio_probe()
725 const struct tegra_gpio_port *port = &gpio->soc->ports[i]; in tegra186_gpio_probe()
727 for (j = 0; j < port->pins; j++) in tegra186_gpio_probe()
728 irq->map[offset + j] = irq->parents[port->bank]; in tegra186_gpio_probe()
730 offset += port->pins; in tegra186_gpio_probe()
733 platform_set_drvdata(pdev, gpio); in tegra186_gpio_probe()
735 err = devm_gpiochip_add_data(&pdev->dev, &gpio->gpio, gpio); in tegra186_gpio_probe()
784 .name = "tegra186-gpio",
810 .name = "tegra186-gpio-aon",
861 .name = "tegra194-gpio",
865 .pinmux = "nvidia,tegra194-pinmux",
887 .name = "tegra194-gpio-aon",
893 .compatible = "nvidia,tegra186-gpio",
896 .compatible = "nvidia,tegra186-gpio-aon",
899 .compatible = "nvidia,tegra194-gpio",
902 .compatible = "nvidia,tegra194-gpio-aon",
912 .name = "tegra186-gpio",
920 MODULE_DESCRIPTION("NVIDIA Tegra186 GPIO controller driver");