Searched refs:pcie_lane (Results 1 – 12 of 12) sorted by relevance
55 uint8_t pcie_lane[MAX_PCIE_CONF]; member
991 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 1) ? "x1" : in navi10_print_clk_levels()992 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 2) ? "x2" : in navi10_print_clk_levels()993 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 3) ? "x4" : in navi10_print_clk_levels()994 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 4) ? "x8" : in navi10_print_clk_levels()995 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 5) ? "x12" : in navi10_print_clk_levels()996 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 6) ? "x16" : "", in navi10_print_clk_levels()999 (lane_width == dpm_context->dpm_tables.pcie_table.pcie_lane[i]) ? in navi10_print_clk_levels()1874 dpm_context->dpm_tables.pcie_table.pcie_lane[i] = pptable->PcieLaneCount[i]; in navi10_update_pcie_parameters()1893 dpm_context->dpm_tables.pcie_table.pcie_lane[i] = pcie_width_cap; in navi10_update_pcie_parameters()
980 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 1) ? "x1" : in sienna_cichlid_print_clk_levels()981 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 2) ? "x2" : in sienna_cichlid_print_clk_levels()982 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 3) ? "x4" : in sienna_cichlid_print_clk_levels()983 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 4) ? "x8" : in sienna_cichlid_print_clk_levels()984 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 5) ? "x12" : in sienna_cichlid_print_clk_levels()985 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 6) ? "x16" : "", in sienna_cichlid_print_clk_levels()988 (lane_width == dpm_context->dpm_tables.pcie_table.pcie_lane[i]) ? in sienna_cichlid_print_clk_levels()1686 dpm_context->dpm_tables.pcie_table.pcie_lane[i] = pptable->PcieLaneCount[i]; in sienna_cichlid_update_pcie_parameters()1709 dpm_context->dpm_tables.pcie_table.pcie_lane[i] = pcie_width_cap; in sienna_cichlid_update_pcie_parameters()
3105 smu7_ps->performance_levels[i].pcie_lane = data->pcie_gen_performance.max; in smu7_apply_state_adjust_rules()3196 ps->performance_levels[0].pcie_lane = data->vbios_boot_state.pcie_lane_bootup_value; in smu7_dpm_patch_boot_state()3291 performance_level->pcie_lane = get_pcie_lane_support(data->pcie_lane_cap, in smu7_get_pp_table_entry_callback_func_v1()3308 performance_level->pcie_lane = get_pcie_lane_support(data->pcie_lane_cap, in smu7_get_pp_table_entry_callback_func_v1()3375 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()3377 ps->performance_levels[i].pcie_lane; in smu7_get_pp_table_entry_v1()3379 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()3381 ps->performance_levels[i].pcie_lane; in smu7_get_pp_table_entry_v1()3399 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()3401 ps->performance_levels[i].pcie_lane; in smu7_get_pp_table_entry_v1()[all …]
58 uint16_t pcie_lane; member
142 uint8_t pcie_lane[MAX_PCIE_CONF]; member
121 uint8_t pcie_lane[MAX_PCIE_CONF]; member
173 uint8_t pcie_lane[MAX_PCIE_CONF]; member
1272 pcie_table->pcie_lane[i] = (uint8_t)encode_pcie_lane_width( in vega10_setup_default_pcie_table()1275 pcie_table->pcie_lane[i] = (uint8_t)encode_pcie_lane_width( in vega10_setup_default_pcie_table()1571 pp_table->PcieLaneCount[i] = pcie_table->pcie_lane[i]; in vega10_populate_smc_link_levels()1584 pp_table->PcieLaneCount[i] = pcie_table->pcie_lane[j]; in vega10_populate_smc_link_levels()
89 uint8_t pcie_lane[MAX_PCIE_CONF]; member
43 u16 pcie_lane; member
3761 state->performance_levels[0].pcie_lane, in ci_trim_dpm_states()3763 state->performance_levels[high_limit_count].pcie_lane); in ci_trim_dpm_states()5478 pl->pcie_lane = r600_get_pcie_lane_support(rdev, in ci_parse_pplib_clock_info()5497 pl->pcie_lane = pi->vbios_boot_state.pcie_lane_bootup_value; in ci_parse_pplib_clock_info()5507 if (pi->pcie_lane_powersaving.max < pl->pcie_lane) in ci_parse_pplib_clock_info()5508 pi->pcie_lane_powersaving.max = pl->pcie_lane; in ci_parse_pplib_clock_info()5509 if (pi->pcie_lane_powersaving.min > pl->pcie_lane) in ci_parse_pplib_clock_info()5510 pi->pcie_lane_powersaving.min = pl->pcie_lane; in ci_parse_pplib_clock_info()5518 if (pi->pcie_lane_performance.max < pl->pcie_lane) in ci_parse_pplib_clock_info()5519 pi->pcie_lane_performance.max = pl->pcie_lane; in ci_parse_pplib_clock_info()[all …]