Lines Matching refs:clkr
72 .clkr.hw.init = &disp_cc_pll0_init
100 .clkr.hw.init = &disp_cc_pll1_init
142 { .hw = &disp_cc_pll1.clkr.hw },
153 { .hw = &disp_cc_pll0.clkr.hw },
154 { .hw = &disp_cc_pll1.clkr.hw },
182 .clkr.hw.init = &(struct clk_init_data){
201 .clkr.hw.init = &(struct clk_init_data){
215 .clkr.hw.init = &(struct clk_init_data){
230 .clkr.hw.init = &(struct clk_init_data){
245 .clkr.hw.init = &(struct clk_init_data){
268 .clkr.hw.init = &(struct clk_init_data){
282 .clkr.hw.init = &(struct clk_init_data){
295 .clkr.hw.init = &(struct clk_init_data){
308 .clkr.hw.init = &(struct clk_init_data){
321 .clkr.hw.init = &(struct clk_init_data){
335 .clkr.hw.init = &(struct clk_init_data){
350 .clkr.hw.init = &(struct clk_init_data){
377 .clkr.hw.init = &(struct clk_init_data){
391 .clkr.hw.init = &(struct clk_init_data){
405 .clkr.hw.init = &(struct clk_init_data){
429 .clkr.hw.init = &(struct clk_init_data){
444 .clkr.hw.init = &(struct clk_init_data){
457 .clkr.hw.init = &(struct clk_init_data) {
460 .hw = &disp_cc_mdss_byte0_clk_src.clkr.hw,
472 .clkr.hw.init = &(struct clk_init_data) {
475 .hw = &disp_cc_mdss_byte1_clk_src.clkr.hw,
487 .clkr.hw.init = &(struct clk_init_data) {
490 .hw = &disp_cc_mdss_dp_link1_clk_src.clkr.hw,
502 .clkr.hw.init = &(struct clk_init_data) {
505 .hw = &disp_cc_mdss_dp_link_clk_src.clkr.hw,
515 .clkr = {
521 .hw = &disp_cc_mdss_ahb_clk_src.clkr.hw,
533 .clkr = {
539 .hw = &disp_cc_mdss_byte0_clk_src.clkr.hw,
551 .clkr = {
557 .hw = &disp_cc_mdss_byte0_div_clk_src.clkr.hw,
569 .clkr = {
575 .hw = &disp_cc_mdss_byte1_clk_src.clkr.hw,
587 .clkr = {
593 .hw = &disp_cc_mdss_byte1_div_clk_src.clkr.hw,
605 .clkr = {
611 .hw = &disp_cc_mdss_dp_aux1_clk_src.clkr.hw,
623 .clkr = {
629 .hw = &disp_cc_mdss_dp_aux_clk_src.clkr.hw,
641 .clkr = {
647 .hw = &disp_cc_mdss_dp_link1_clk_src.clkr.hw,
659 .clkr = {
665 .hw = &disp_cc_mdss_dp_link1_div_clk_src.clkr.hw,
676 .clkr = {
682 .hw = &disp_cc_mdss_dp_link_clk_src.clkr.hw,
694 .clkr = {
700 .hw = &disp_cc_mdss_dp_link_div_clk_src.clkr.hw,
711 .clkr = {
717 .hw = &disp_cc_mdss_dp_pixel1_clk_src.clkr.hw,
729 .clkr = {
735 .hw = &disp_cc_mdss_dp_pixel2_clk_src.clkr.hw,
747 .clkr = {
753 .hw = &disp_cc_mdss_dp_pixel_clk_src.clkr.hw,
765 .clkr = {
771 .hw = &disp_cc_mdss_esc0_clk_src.clkr.hw,
783 .clkr = {
789 .hw = &disp_cc_mdss_esc1_clk_src.clkr.hw,
801 .clkr = {
807 .hw = &disp_cc_mdss_mdp_clk_src.clkr.hw,
819 .clkr = {
825 .hw = &disp_cc_mdss_mdp_clk_src.clkr.hw,
836 .clkr = {
842 .hw = &disp_cc_mdss_ahb_clk_src.clkr.hw,
854 .clkr = {
860 .hw = &disp_cc_mdss_pclk0_clk_src.clkr.hw,
872 .clkr = {
878 .hw = &disp_cc_mdss_pclk1_clk_src.clkr.hw,
890 .clkr = {
896 .hw = &disp_cc_mdss_rot_clk_src.clkr.hw,
908 .clkr = {
914 .hw = &disp_cc_mdss_ahb_clk_src.clkr.hw,
926 .clkr = {
932 .hw = &disp_cc_mdss_vsync_clk_src.clkr.hw,
944 .clkr = {
950 .hw = &disp_cc_mdss_vsync_clk_src.clkr.hw,
969 [DISP_CC_MDSS_AHB_CLK] = &disp_cc_mdss_ahb_clk.clkr,
970 [DISP_CC_MDSS_AHB_CLK_SRC] = &disp_cc_mdss_ahb_clk_src.clkr,
971 [DISP_CC_MDSS_BYTE0_CLK] = &disp_cc_mdss_byte0_clk.clkr,
972 [DISP_CC_MDSS_BYTE0_CLK_SRC] = &disp_cc_mdss_byte0_clk_src.clkr,
973 [DISP_CC_MDSS_BYTE0_DIV_CLK_SRC] = &disp_cc_mdss_byte0_div_clk_src.clkr,
974 [DISP_CC_MDSS_BYTE0_INTF_CLK] = &disp_cc_mdss_byte0_intf_clk.clkr,
975 [DISP_CC_MDSS_BYTE1_CLK] = &disp_cc_mdss_byte1_clk.clkr,
976 [DISP_CC_MDSS_BYTE1_CLK_SRC] = &disp_cc_mdss_byte1_clk_src.clkr,
977 [DISP_CC_MDSS_BYTE1_DIV_CLK_SRC] = &disp_cc_mdss_byte1_div_clk_src.clkr,
978 [DISP_CC_MDSS_BYTE1_INTF_CLK] = &disp_cc_mdss_byte1_intf_clk.clkr,
979 [DISP_CC_MDSS_DP_AUX1_CLK] = &disp_cc_mdss_dp_aux1_clk.clkr,
980 [DISP_CC_MDSS_DP_AUX1_CLK_SRC] = &disp_cc_mdss_dp_aux1_clk_src.clkr,
981 [DISP_CC_MDSS_DP_AUX_CLK] = &disp_cc_mdss_dp_aux_clk.clkr,
982 [DISP_CC_MDSS_DP_AUX_CLK_SRC] = &disp_cc_mdss_dp_aux_clk_src.clkr,
983 [DISP_CC_MDSS_DP_LINK1_CLK] = &disp_cc_mdss_dp_link1_clk.clkr,
984 [DISP_CC_MDSS_DP_LINK1_CLK_SRC] = &disp_cc_mdss_dp_link1_clk_src.clkr,
985 [DISP_CC_MDSS_DP_LINK1_DIV_CLK_SRC] = &disp_cc_mdss_dp_link1_div_clk_src.clkr,
986 [DISP_CC_MDSS_DP_LINK1_INTF_CLK] = &disp_cc_mdss_dp_link1_intf_clk.clkr,
987 [DISP_CC_MDSS_DP_LINK_CLK] = &disp_cc_mdss_dp_link_clk.clkr,
988 [DISP_CC_MDSS_DP_LINK_CLK_SRC] = &disp_cc_mdss_dp_link_clk_src.clkr,
989 [DISP_CC_MDSS_DP_LINK_DIV_CLK_SRC] = &disp_cc_mdss_dp_link_div_clk_src.clkr,
990 [DISP_CC_MDSS_DP_LINK_INTF_CLK] = &disp_cc_mdss_dp_link_intf_clk.clkr,
991 [DISP_CC_MDSS_DP_PIXEL1_CLK] = &disp_cc_mdss_dp_pixel1_clk.clkr,
992 [DISP_CC_MDSS_DP_PIXEL1_CLK_SRC] = &disp_cc_mdss_dp_pixel1_clk_src.clkr,
993 [DISP_CC_MDSS_DP_PIXEL2_CLK] = &disp_cc_mdss_dp_pixel2_clk.clkr,
994 [DISP_CC_MDSS_DP_PIXEL2_CLK_SRC] = &disp_cc_mdss_dp_pixel2_clk_src.clkr,
995 [DISP_CC_MDSS_DP_PIXEL_CLK] = &disp_cc_mdss_dp_pixel_clk.clkr,
996 [DISP_CC_MDSS_DP_PIXEL_CLK_SRC] = &disp_cc_mdss_dp_pixel_clk_src.clkr,
997 [DISP_CC_MDSS_ESC0_CLK] = &disp_cc_mdss_esc0_clk.clkr,
998 [DISP_CC_MDSS_ESC0_CLK_SRC] = &disp_cc_mdss_esc0_clk_src.clkr,
999 [DISP_CC_MDSS_ESC1_CLK] = &disp_cc_mdss_esc1_clk.clkr,
1000 [DISP_CC_MDSS_ESC1_CLK_SRC] = &disp_cc_mdss_esc1_clk_src.clkr,
1001 [DISP_CC_MDSS_MDP_CLK] = &disp_cc_mdss_mdp_clk.clkr,
1002 [DISP_CC_MDSS_MDP_CLK_SRC] = &disp_cc_mdss_mdp_clk_src.clkr,
1003 [DISP_CC_MDSS_MDP_LUT_CLK] = &disp_cc_mdss_mdp_lut_clk.clkr,
1004 [DISP_CC_MDSS_NON_GDSC_AHB_CLK] = &disp_cc_mdss_non_gdsc_ahb_clk.clkr,
1005 [DISP_CC_MDSS_PCLK0_CLK] = &disp_cc_mdss_pclk0_clk.clkr,
1006 [DISP_CC_MDSS_PCLK0_CLK_SRC] = &disp_cc_mdss_pclk0_clk_src.clkr,
1007 [DISP_CC_MDSS_PCLK1_CLK] = &disp_cc_mdss_pclk1_clk.clkr,
1008 [DISP_CC_MDSS_PCLK1_CLK_SRC] = &disp_cc_mdss_pclk1_clk_src.clkr,
1009 [DISP_CC_MDSS_ROT_CLK] = &disp_cc_mdss_rot_clk.clkr,
1010 [DISP_CC_MDSS_ROT_CLK_SRC] = &disp_cc_mdss_rot_clk_src.clkr,
1011 [DISP_CC_MDSS_RSCC_AHB_CLK] = &disp_cc_mdss_rscc_ahb_clk.clkr,
1012 [DISP_CC_MDSS_RSCC_VSYNC_CLK] = &disp_cc_mdss_rscc_vsync_clk.clkr,
1013 [DISP_CC_MDSS_VSYNC_CLK] = &disp_cc_mdss_vsync_clk.clkr,
1014 [DISP_CC_MDSS_VSYNC_CLK_SRC] = &disp_cc_mdss_vsync_clk_src.clkr,
1015 [DISP_CC_PLL0] = &disp_cc_pll0.clkr,
1016 [DISP_CC_PLL1] = &disp_cc_pll1.clkr,