Lines Matching refs:clkr
36 .clkr.hw.init = &(struct clk_init_data){
63 .clkr.hw.init = &(struct clk_init_data){
98 .clkr.hw.init = &(struct clk_init_data){
138 .clkr.hw.init = &(struct clk_init_data){
164 .clkr.hw.init = &(struct clk_init_data){
190 .clkr.hw.init = &(struct clk_init_data){
230 .clkr.hw.init = &(struct clk_init_data){
248 .clkr.hw.init = &(struct clk_init_data){
346 .clkr = {
362 .clkr = {
397 .clkr = {
413 .clkr = {
448 .clkr = {
464 .clkr = {
499 .clkr = {
515 .clkr = {
550 .clkr = {
566 .clkr = {
601 .clkr = {
617 .clkr = {
652 .clkr = {
668 .clkr = {
703 .clkr = {
719 .clkr = {
752 .clkr = {
768 .clkr = {
801 .clkr = {
817 .clkr = {
850 .clkr = {
866 .clkr = {
899 .clkr = {
915 .clkr = {
961 .clkr = {
977 .clkr = {
1010 .clkr = {
1026 .clkr = {
1059 .clkr = {
1075 .clkr = {
1108 .clkr = {
1124 .clkr = {
1157 .clkr = {
1173 .clkr = {
1206 .clkr = {
1222 .clkr = {
1255 .clkr = {
1271 .clkr = {
1304 .clkr = {
1320 .clkr = {
1353 .clkr = {
1369 .clkr = {
1402 .clkr = {
1418 .clkr = {
1451 .clkr = {
1467 .clkr = {
1500 .clkr = {
1516 .clkr = {
1562 .clkr = {
1578 .clkr = {
1611 .clkr = {
1627 .clkr = {
1660 .clkr = {
1676 .clkr = {
1694 .clkr = {
1714 .clkr = {
1728 .clkr = {
1774 .clkr = {
1789 .clkr = {
1822 .clkr = {
1837 .clkr = {
1870 .clkr = {
1885 .clkr = {
1918 .clkr = {
1933 .clkr = {
1966 .clkr = {
1981 .clkr = {
2019 .clkr = {
2035 .clkr = {
2073 .clkr = {
2089 .clkr = {
2122 .clkr = {
2138 .clkr = {
2171 .clkr = {
2187 .clkr = {
2220 .clkr = {
2238 .clkr = {
2254 .clkr = {
2270 .clkr = {
2285 .clkr = {
2315 .clkr = {
2333 .clkr = {
2349 .clkr = {
2382 .clkr = {
2400 .clkr = {
2416 .clkr = {
2434 .clkr = {
2447 .clkr = {
2462 .clkr = {
2477 .clkr = {
2492 .clkr = {
2507 .clkr = {
2522 .clkr = {
2537 .clkr = {
2552 .clkr = {
2567 .clkr = {
2582 .clkr = {
2597 .clkr = {
2612 .clkr = {
2627 .clkr = {
2642 .clkr = {
2657 .clkr = {
2670 .clkr = {
2683 .clkr = {
2698 .clkr = {
2711 .clkr = {
2724 .clkr = {
2737 .clkr = {
2752 .clkr = {
2767 .clkr = {
2782 .clkr = {
2797 .clkr = {
2812 .clkr = {
2826 .clkr = {
2842 .clkr = {
2870 .clkr = {
2886 .clkr = {
2902 .clkr = {
2932 .clkr = {
2948 .clkr = {
2964 .clkr = {
2980 .clkr = {
2995 .clkr = {
3008 .clkr = {
3021 .clkr = {
3034 .clkr = {
3047 .clkr = {
3060 .clkr = {
3073 .clkr = {
3087 .clkr = {
3101 .clkr = {
3115 .clkr = {
3131 .clkr = {
3142 [PLL3] = &pll3.clkr,
3144 [PLL8] = &pll8.clkr,
3146 [PLL14] = &pll14.clkr,
3148 [GSBI1_UART_SRC] = &gsbi1_uart_src.clkr,
3149 [GSBI1_UART_CLK] = &gsbi1_uart_clk.clkr,
3150 [GSBI2_UART_SRC] = &gsbi2_uart_src.clkr,
3151 [GSBI2_UART_CLK] = &gsbi2_uart_clk.clkr,
3152 [GSBI3_UART_SRC] = &gsbi3_uart_src.clkr,
3153 [GSBI3_UART_CLK] = &gsbi3_uart_clk.clkr,
3154 [GSBI4_UART_SRC] = &gsbi4_uart_src.clkr,
3155 [GSBI4_UART_CLK] = &gsbi4_uart_clk.clkr,
3156 [GSBI5_UART_SRC] = &gsbi5_uart_src.clkr,
3157 [GSBI5_UART_CLK] = &gsbi5_uart_clk.clkr,
3158 [GSBI6_UART_SRC] = &gsbi6_uart_src.clkr,
3159 [GSBI6_UART_CLK] = &gsbi6_uart_clk.clkr,
3160 [GSBI7_UART_SRC] = &gsbi7_uart_src.clkr,
3161 [GSBI7_UART_CLK] = &gsbi7_uart_clk.clkr,
3162 [GSBI8_UART_SRC] = &gsbi8_uart_src.clkr,
3163 [GSBI8_UART_CLK] = &gsbi8_uart_clk.clkr,
3164 [GSBI9_UART_SRC] = &gsbi9_uart_src.clkr,
3165 [GSBI9_UART_CLK] = &gsbi9_uart_clk.clkr,
3166 [GSBI10_UART_SRC] = &gsbi10_uart_src.clkr,
3167 [GSBI10_UART_CLK] = &gsbi10_uart_clk.clkr,
3168 [GSBI11_UART_SRC] = &gsbi11_uart_src.clkr,
3169 [GSBI11_UART_CLK] = &gsbi11_uart_clk.clkr,
3170 [GSBI12_UART_SRC] = &gsbi12_uart_src.clkr,
3171 [GSBI12_UART_CLK] = &gsbi12_uart_clk.clkr,
3172 [GSBI1_QUP_SRC] = &gsbi1_qup_src.clkr,
3173 [GSBI1_QUP_CLK] = &gsbi1_qup_clk.clkr,
3174 [GSBI2_QUP_SRC] = &gsbi2_qup_src.clkr,
3175 [GSBI2_QUP_CLK] = &gsbi2_qup_clk.clkr,
3176 [GSBI3_QUP_SRC] = &gsbi3_qup_src.clkr,
3177 [GSBI3_QUP_CLK] = &gsbi3_qup_clk.clkr,
3178 [GSBI4_QUP_SRC] = &gsbi4_qup_src.clkr,
3179 [GSBI4_QUP_CLK] = &gsbi4_qup_clk.clkr,
3180 [GSBI5_QUP_SRC] = &gsbi5_qup_src.clkr,
3181 [GSBI5_QUP_CLK] = &gsbi5_qup_clk.clkr,
3182 [GSBI6_QUP_SRC] = &gsbi6_qup_src.clkr,
3183 [GSBI6_QUP_CLK] = &gsbi6_qup_clk.clkr,
3184 [GSBI7_QUP_SRC] = &gsbi7_qup_src.clkr,
3185 [GSBI7_QUP_CLK] = &gsbi7_qup_clk.clkr,
3186 [GSBI8_QUP_SRC] = &gsbi8_qup_src.clkr,
3187 [GSBI8_QUP_CLK] = &gsbi8_qup_clk.clkr,
3188 [GSBI9_QUP_SRC] = &gsbi9_qup_src.clkr,
3189 [GSBI9_QUP_CLK] = &gsbi9_qup_clk.clkr,
3190 [GSBI10_QUP_SRC] = &gsbi10_qup_src.clkr,
3191 [GSBI10_QUP_CLK] = &gsbi10_qup_clk.clkr,
3192 [GSBI11_QUP_SRC] = &gsbi11_qup_src.clkr,
3193 [GSBI11_QUP_CLK] = &gsbi11_qup_clk.clkr,
3194 [GSBI12_QUP_SRC] = &gsbi12_qup_src.clkr,
3195 [GSBI12_QUP_CLK] = &gsbi12_qup_clk.clkr,
3196 [GP0_SRC] = &gp0_src.clkr,
3197 [GP0_CLK] = &gp0_clk.clkr,
3198 [GP1_SRC] = &gp1_src.clkr,
3199 [GP1_CLK] = &gp1_clk.clkr,
3200 [GP2_SRC] = &gp2_src.clkr,
3201 [GP2_CLK] = &gp2_clk.clkr,
3202 [PMEM_A_CLK] = &pmem_clk.clkr,
3203 [PRNG_SRC] = &prng_src.clkr,
3204 [PRNG_CLK] = &prng_clk.clkr,
3205 [SDC1_SRC] = &sdc1_src.clkr,
3206 [SDC1_CLK] = &sdc1_clk.clkr,
3207 [SDC2_SRC] = &sdc2_src.clkr,
3208 [SDC2_CLK] = &sdc2_clk.clkr,
3209 [SDC3_SRC] = &sdc3_src.clkr,
3210 [SDC3_CLK] = &sdc3_clk.clkr,
3211 [SDC4_SRC] = &sdc4_src.clkr,
3212 [SDC4_CLK] = &sdc4_clk.clkr,
3213 [SDC5_SRC] = &sdc5_src.clkr,
3214 [SDC5_CLK] = &sdc5_clk.clkr,
3215 [TSIF_REF_SRC] = &tsif_ref_src.clkr,
3216 [TSIF_REF_CLK] = &tsif_ref_clk.clkr,
3217 [USB_HS1_XCVR_SRC] = &usb_hs1_xcvr_src.clkr,
3218 [USB_HS1_XCVR_CLK] = &usb_hs1_xcvr_clk.clkr,
3219 [USB_HSIC_XCVR_FS_SRC] = &usb_hsic_xcvr_fs_src.clkr,
3220 [USB_HSIC_XCVR_FS_CLK] = &usb_hsic_xcvr_fs_clk.clkr,
3221 [USB_HSIC_SYSTEM_CLK] = &usb_hsic_system_clk.clkr,
3222 [USB_HSIC_HSIC_CLK] = &usb_hsic_hsic_clk.clkr,
3223 [USB_HSIC_HSIO_CAL_CLK] = &usb_hsic_hsio_cal_clk.clkr,
3224 [USB_FS1_XCVR_FS_SRC] = &usb_fs1_xcvr_fs_src.clkr,
3225 [USB_FS1_XCVR_FS_CLK] = &usb_fs1_xcvr_fs_clk.clkr,
3226 [USB_FS1_SYSTEM_CLK] = &usb_fs1_system_clk.clkr,
3227 [USB_FS2_XCVR_FS_SRC] = &usb_fs2_xcvr_fs_src.clkr,
3228 [USB_FS2_XCVR_FS_CLK] = &usb_fs2_xcvr_fs_clk.clkr,
3229 [USB_FS2_SYSTEM_CLK] = &usb_fs2_system_clk.clkr,
3230 [CE1_CORE_CLK] = &ce1_core_clk.clkr,
3231 [CE1_H_CLK] = &ce1_h_clk.clkr,
3232 [DMA_BAM_H_CLK] = &dma_bam_h_clk.clkr,
3233 [GSBI1_H_CLK] = &gsbi1_h_clk.clkr,
3234 [GSBI2_H_CLK] = &gsbi2_h_clk.clkr,
3235 [GSBI3_H_CLK] = &gsbi3_h_clk.clkr,
3236 [GSBI4_H_CLK] = &gsbi4_h_clk.clkr,
3237 [GSBI5_H_CLK] = &gsbi5_h_clk.clkr,
3238 [GSBI6_H_CLK] = &gsbi6_h_clk.clkr,
3239 [GSBI7_H_CLK] = &gsbi7_h_clk.clkr,
3240 [GSBI8_H_CLK] = &gsbi8_h_clk.clkr,
3241 [GSBI9_H_CLK] = &gsbi9_h_clk.clkr,
3242 [GSBI10_H_CLK] = &gsbi10_h_clk.clkr,
3243 [GSBI11_H_CLK] = &gsbi11_h_clk.clkr,
3244 [GSBI12_H_CLK] = &gsbi12_h_clk.clkr,
3245 [TSIF_H_CLK] = &tsif_h_clk.clkr,
3246 [USB_FS1_H_CLK] = &usb_fs1_h_clk.clkr,
3247 [USB_FS2_H_CLK] = &usb_fs2_h_clk.clkr,
3248 [USB_HS1_H_CLK] = &usb_hs1_h_clk.clkr,
3249 [USB_HSIC_H_CLK] = &usb_hsic_h_clk.clkr,
3250 [SDC1_H_CLK] = &sdc1_h_clk.clkr,
3251 [SDC2_H_CLK] = &sdc2_h_clk.clkr,
3252 [SDC3_H_CLK] = &sdc3_h_clk.clkr,
3253 [SDC4_H_CLK] = &sdc4_h_clk.clkr,
3254 [SDC5_H_CLK] = &sdc5_h_clk.clkr,
3255 [ADM0_CLK] = &adm0_clk.clkr,
3256 [ADM0_PBUS_CLK] = &adm0_pbus_clk.clkr,
3257 [PMIC_ARB0_H_CLK] = &pmic_arb0_h_clk.clkr,
3258 [PMIC_ARB1_H_CLK] = &pmic_arb1_h_clk.clkr,
3259 [PMIC_SSBI2_CLK] = &pmic_ssbi2_clk.clkr,
3260 [RPM_MSG_RAM_H_CLK] = &rpm_msg_ram_h_clk.clkr,
3261 [PLL9] = &hfpll0.clkr,
3262 [PLL10] = &hfpll1.clkr,
3263 [PLL12] = &hfpll_l2.clkr,
3370 [PLL3] = &pll3.clkr,
3372 [PLL8] = &pll8.clkr,
3374 [PLL14] = &pll14.clkr,
3376 [GSBI1_UART_SRC] = &gsbi1_uart_src.clkr,
3377 [GSBI1_UART_CLK] = &gsbi1_uart_clk.clkr,
3378 [GSBI2_UART_SRC] = &gsbi2_uart_src.clkr,
3379 [GSBI2_UART_CLK] = &gsbi2_uart_clk.clkr,
3380 [GSBI3_UART_SRC] = &gsbi3_uart_src.clkr,
3381 [GSBI3_UART_CLK] = &gsbi3_uart_clk.clkr,
3382 [GSBI4_UART_SRC] = &gsbi4_uart_src.clkr,
3383 [GSBI4_UART_CLK] = &gsbi4_uart_clk.clkr,
3384 [GSBI5_UART_SRC] = &gsbi5_uart_src.clkr,
3385 [GSBI5_UART_CLK] = &gsbi5_uart_clk.clkr,
3386 [GSBI6_UART_SRC] = &gsbi6_uart_src.clkr,
3387 [GSBI6_UART_CLK] = &gsbi6_uart_clk.clkr,
3388 [GSBI7_UART_SRC] = &gsbi7_uart_src.clkr,
3389 [GSBI7_UART_CLK] = &gsbi7_uart_clk.clkr,
3390 [GSBI1_QUP_SRC] = &gsbi1_qup_src.clkr,
3391 [GSBI1_QUP_CLK] = &gsbi1_qup_clk.clkr,
3392 [GSBI2_QUP_SRC] = &gsbi2_qup_src.clkr,
3393 [GSBI2_QUP_CLK] = &gsbi2_qup_clk.clkr,
3394 [GSBI3_QUP_SRC] = &gsbi3_qup_src.clkr,
3395 [GSBI3_QUP_CLK] = &gsbi3_qup_clk.clkr,
3396 [GSBI4_QUP_SRC] = &gsbi4_qup_src.clkr,
3397 [GSBI4_QUP_CLK] = &gsbi4_qup_clk.clkr,
3398 [GSBI5_QUP_SRC] = &gsbi5_qup_src.clkr,
3399 [GSBI5_QUP_CLK] = &gsbi5_qup_clk.clkr,
3400 [GSBI6_QUP_SRC] = &gsbi6_qup_src.clkr,
3401 [GSBI6_QUP_CLK] = &gsbi6_qup_clk.clkr,
3402 [GSBI7_QUP_SRC] = &gsbi7_qup_src.clkr,
3403 [GSBI7_QUP_CLK] = &gsbi7_qup_clk.clkr,
3404 [GP0_SRC] = &gp0_src.clkr,
3405 [GP0_CLK] = &gp0_clk.clkr,
3406 [GP1_SRC] = &gp1_src.clkr,
3407 [GP1_CLK] = &gp1_clk.clkr,
3408 [GP2_SRC] = &gp2_src.clkr,
3409 [GP2_CLK] = &gp2_clk.clkr,
3410 [PMEM_A_CLK] = &pmem_clk.clkr,
3411 [PRNG_SRC] = &prng_src.clkr,
3412 [PRNG_CLK] = &prng_clk.clkr,
3413 [SDC1_SRC] = &sdc1_src.clkr,
3414 [SDC1_CLK] = &sdc1_clk.clkr,
3415 [SDC2_SRC] = &sdc2_src.clkr,
3416 [SDC2_CLK] = &sdc2_clk.clkr,
3417 [SDC3_SRC] = &sdc3_src.clkr,
3418 [SDC3_CLK] = &sdc3_clk.clkr,
3419 [SDC4_SRC] = &sdc4_src.clkr,
3420 [SDC4_CLK] = &sdc4_clk.clkr,
3421 [TSIF_REF_SRC] = &tsif_ref_src.clkr,
3422 [TSIF_REF_CLK] = &tsif_ref_clk.clkr,
3423 [USB_HS1_XCVR_SRC] = &usb_hs1_xcvr_src.clkr,
3424 [USB_HS1_XCVR_CLK] = &usb_hs1_xcvr_clk.clkr,
3425 [USB_HS3_XCVR_SRC] = &usb_hs3_xcvr_src.clkr,
3426 [USB_HS3_XCVR_CLK] = &usb_hs3_xcvr_clk.clkr,
3427 [USB_HS4_XCVR_SRC] = &usb_hs4_xcvr_src.clkr,
3428 [USB_HS4_XCVR_CLK] = &usb_hs4_xcvr_clk.clkr,
3429 [USB_HSIC_XCVR_FS_SRC] = &usb_hsic_xcvr_fs_src.clkr,
3430 [USB_HSIC_XCVR_FS_CLK] = &usb_hsic_xcvr_fs_clk.clkr,
3431 [USB_HSIC_SYSTEM_CLK] = &usb_hsic_system_clk.clkr,
3432 [USB_HSIC_HSIC_CLK] = &usb_hsic_hsic_clk.clkr,
3433 [USB_HSIC_HSIO_CAL_CLK] = &usb_hsic_hsio_cal_clk.clkr,
3434 [USB_FS1_XCVR_FS_SRC] = &usb_fs1_xcvr_fs_src.clkr,
3435 [USB_FS1_XCVR_FS_CLK] = &usb_fs1_xcvr_fs_clk.clkr,
3436 [USB_FS1_SYSTEM_CLK] = &usb_fs1_system_clk.clkr,
3437 [SATA_H_CLK] = &sata_h_clk.clkr,
3438 [SATA_CLK_SRC] = &sata_clk_src.clkr,
3439 [SATA_RXOOB_CLK] = &sata_rxoob_clk.clkr,
3440 [SATA_PMALIVE_CLK] = &sata_pmalive_clk.clkr,
3441 [SATA_PHY_REF_CLK] = &sata_phy_ref_clk.clkr,
3442 [SATA_PHY_CFG_CLK] = &sata_phy_cfg_clk.clkr,
3443 [SATA_A_CLK] = &sata_a_clk.clkr,
3444 [SFAB_SATA_S_H_CLK] = &sfab_sata_s_h_clk.clkr,
3445 [CE3_SRC] = &ce3_src.clkr,
3446 [CE3_CORE_CLK] = &ce3_core_clk.clkr,
3447 [CE3_H_CLK] = &ce3_h_clk.clkr,
3448 [DMA_BAM_H_CLK] = &dma_bam_h_clk.clkr,
3449 [GSBI1_H_CLK] = &gsbi1_h_clk.clkr,
3450 [GSBI2_H_CLK] = &gsbi2_h_clk.clkr,
3451 [GSBI3_H_CLK] = &gsbi3_h_clk.clkr,
3452 [GSBI4_H_CLK] = &gsbi4_h_clk.clkr,
3453 [GSBI5_H_CLK] = &gsbi5_h_clk.clkr,
3454 [GSBI6_H_CLK] = &gsbi6_h_clk.clkr,
3455 [GSBI7_H_CLK] = &gsbi7_h_clk.clkr,
3456 [TSIF_H_CLK] = &tsif_h_clk.clkr,
3457 [USB_FS1_H_CLK] = &usb_fs1_h_clk.clkr,
3458 [USB_HS1_H_CLK] = &usb_hs1_h_clk.clkr,
3459 [USB_HSIC_H_CLK] = &usb_hsic_h_clk.clkr,
3460 [USB_HS3_H_CLK] = &usb_hs3_h_clk.clkr,
3461 [USB_HS4_H_CLK] = &usb_hs4_h_clk.clkr,
3462 [SDC1_H_CLK] = &sdc1_h_clk.clkr,
3463 [SDC2_H_CLK] = &sdc2_h_clk.clkr,
3464 [SDC3_H_CLK] = &sdc3_h_clk.clkr,
3465 [SDC4_H_CLK] = &sdc4_h_clk.clkr,
3466 [ADM0_CLK] = &adm0_clk.clkr,
3467 [ADM0_PBUS_CLK] = &adm0_pbus_clk.clkr,
3468 [PCIE_A_CLK] = &pcie_a_clk.clkr,
3469 [PCIE_PHY_REF_CLK] = &pcie_phy_ref_clk.clkr,
3470 [PCIE_H_CLK] = &pcie_h_clk.clkr,
3471 [PMIC_ARB0_H_CLK] = &pmic_arb0_h_clk.clkr,
3472 [PMIC_ARB1_H_CLK] = &pmic_arb1_h_clk.clkr,
3473 [PMIC_SSBI2_CLK] = &pmic_ssbi2_clk.clkr,
3474 [RPM_MSG_RAM_H_CLK] = &rpm_msg_ram_h_clk.clkr,
3475 [PLL9] = &hfpll0.clkr,
3476 [PLL10] = &hfpll1.clkr,
3477 [PLL12] = &hfpll_l2.clkr,
3478 [PLL16] = &hfpll2.clkr,
3479 [PLL17] = &hfpll3.clkr,