Lines Matching refs:clkr
185 .clkr = {
211 .clkr.hw.init = &(struct clk_init_data){
221 .clkr = {
236 .clkr = {
252 .clkr = {
267 .clkr.hw.init = &(struct clk_init_data){
290 .clkr.hw.init = &(struct clk_init_data){
310 .clkr.hw.init = &(struct clk_init_data){
332 .clkr.hw.init = &(struct clk_init_data){
353 .clkr.hw.init = &(struct clk_init_data){
371 .clkr.hw.init = &(struct clk_init_data){
389 .clkr.hw.init = &(struct clk_init_data){
408 .clkr.hw.init = &(struct clk_init_data){
421 .clkr.hw.init = &(struct clk_init_data){
447 .clkr.hw.init = &(struct clk_init_data){
467 .clkr.hw.init = &(struct clk_init_data){
492 .clkr.hw.init = &(struct clk_init_data){
506 .clkr.hw.init = &(struct clk_init_data){
530 .clkr.hw.init = &(struct clk_init_data){
555 .clkr.hw.init = &(struct clk_init_data){
574 .clkr.hw.init = &(struct clk_init_data){
607 .clkr.hw.init = &(struct clk_init_data){
621 .clkr.hw.init = &(struct clk_init_data){
634 .clkr.hw.init = &(struct clk_init_data){
648 .clkr.hw.init = &(struct clk_init_data){
662 .clkr.hw.init = &(struct clk_init_data){
675 .clkr.hw.init = &(struct clk_init_data){
689 .clkr.hw.init = &(struct clk_init_data){
703 .clkr.hw.init = &(struct clk_init_data){
716 .clkr.hw.init = &(struct clk_init_data){
730 .clkr.hw.init = &(struct clk_init_data){
744 .clkr.hw.init = &(struct clk_init_data){
757 .clkr.hw.init = &(struct clk_init_data){
771 .clkr.hw.init = &(struct clk_init_data){
785 .clkr.hw.init = &(struct clk_init_data){
798 .clkr.hw.init = &(struct clk_init_data){
812 .clkr.hw.init = &(struct clk_init_data){
826 .clkr.hw.init = &(struct clk_init_data){
839 .clkr.hw.init = &(struct clk_init_data){
853 .clkr.hw.init = &(struct clk_init_data){
867 .clkr.hw.init = &(struct clk_init_data){
880 .clkr.hw.init = &(struct clk_init_data){
894 .clkr.hw.init = &(struct clk_init_data){
908 .clkr.hw.init = &(struct clk_init_data){
921 .clkr.hw.init = &(struct clk_init_data){
935 .clkr.hw.init = &(struct clk_init_data){
949 .clkr.hw.init = &(struct clk_init_data){
962 .clkr.hw.init = &(struct clk_init_data){
976 .clkr.hw.init = &(struct clk_init_data){
990 .clkr.hw.init = &(struct clk_init_data){
1003 .clkr.hw.init = &(struct clk_init_data){
1017 .clkr.hw.init = &(struct clk_init_data){
1031 .clkr.hw.init = &(struct clk_init_data){
1044 .clkr.hw.init = &(struct clk_init_data){
1058 .clkr.hw.init = &(struct clk_init_data){
1076 .clkr.hw.init = &(struct clk_init_data){
1095 .clkr.hw.init = &(struct clk_init_data){
1107 .clkr.hw.init = &(struct clk_init_data){
1120 .clkr.hw.init = &(struct clk_init_data){
1132 .clkr.hw.init = &(struct clk_init_data){
1153 .clkr.hw.init = &(struct clk_init_data){
1167 .clkr.hw.init = &(struct clk_init_data){
1181 .clkr.hw.init = &(struct clk_init_data){
1200 .clkr.hw.init = &(struct clk_init_data){
1221 .clkr.hw.init = &(struct clk_init_data){
1241 .clkr.hw.init = &(struct clk_init_data){
1262 .clkr.hw.init = &(struct clk_init_data){
1272 .clkr = {
1287 .clkr = {
1302 .clkr = {
1317 .clkr = {
1332 .clkr = {
1345 .clkr = {
1360 .clkr = {
1375 .clkr = {
1390 .clkr = {
1406 .clkr = {
1421 .clkr = {
1436 .clkr = {
1451 .clkr = {
1466 .clkr = {
1481 .clkr = {
1496 .clkr = {
1511 .clkr = {
1526 .clkr = {
1541 .clkr = {
1556 .clkr = {
1571 .clkr = {
1586 .clkr = {
1601 .clkr = {
1617 .clkr = {
1633 .clkr = {
1648 .clkr = {
1663 .clkr = {
1678 .clkr = {
1693 .clkr = {
1708 .clkr = {
1723 .clkr = {
1738 .clkr = {
1753 .clkr = {
1768 .clkr = {
1783 .clkr = {
1798 .clkr = {
1813 .clkr = {
1828 .clkr = {
1843 .clkr = {
1858 .clkr = {
1873 .clkr = {
1888 .clkr = {
1903 .clkr = {
1919 .clkr = {
1935 .clkr = {
1950 .clkr = {
1965 .clkr = {
1980 .clkr = {
1995 .clkr = {
2010 .clkr = {
2025 .clkr = {
2040 .clkr = {
2055 .clkr = {
2070 .clkr = {
2085 .clkr = {
2100 .clkr = {
2115 .clkr = {
2130 .clkr = {
2145 .clkr = {
2160 .clkr = {
2175 .clkr = {
2190 .clkr = {
2205 .clkr = {
2220 .clkr = {
2235 .clkr = {
2251 .clkr = {
2266 .clkr = {
2281 .clkr = {
2296 .clkr = {
2312 .clkr = {
2327 .clkr = {
2340 .clkr = {
2355 .clkr = {
2370 .clkr = {
2385 .clkr = {
2400 .clkr = {
2415 .clkr = {
2430 .clkr = {
2445 .clkr = {
2461 .clkr = {
2476 .clkr = {
2491 .clkr = {
2506 .clkr = {
2521 .clkr = {
2537 .clkr = {
2552 .clkr = {
2567 .clkr = {
2582 .clkr = {
2597 .clkr = {
2613 .clkr = {
2628 .clkr = {
2643 .clkr = {
2658 .clkr = {
2673 .clkr = {
2700 .clkr = {
2728 .clkr = {
2741 .clkr = {
2753 .clkr = {
2769 .clkr = {
2785 .clkr = {
2801 .clkr = {
2828 .clkr = {
2843 .clkr = {
2858 .clkr = {
2870 .clkr = {
2882 .clkr = {
2897 .clkr = {
2912 .clkr = {
2927 .clkr = {
2942 .clkr = {
2957 .clkr = {
2972 .clkr = {
2986 .clkr = {
3000 .clkr = {
3015 .clkr = {
3030 .clkr = {
3047 .clkr = {
3064 .clkr = {
3081 .clkr = {
3098 .clkr = {
3115 .clkr = {
3132 .clkr = {
3149 .clkr = {
3163 .clkr = {
3177 .clkr = {
3191 .clkr = {
3289 [GPLL0_EARLY] = &gpll0_early.clkr,
3290 [GPLL0] = &gpll0.clkr,
3291 [GPLL4_EARLY] = &gpll4_early.clkr,
3292 [GPLL4] = &gpll4.clkr,
3293 [SYSTEM_NOC_CLK_SRC] = &system_noc_clk_src.clkr,
3294 [CONFIG_NOC_CLK_SRC] = &config_noc_clk_src.clkr,
3295 [PERIPH_NOC_CLK_SRC] = &periph_noc_clk_src.clkr,
3296 [USB30_MASTER_CLK_SRC] = &usb30_master_clk_src.clkr,
3297 [USB30_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
3298 [USB3_PHY_AUX_CLK_SRC] = &usb3_phy_aux_clk_src.clkr,
3299 [USB20_MASTER_CLK_SRC] = &usb20_master_clk_src.clkr,
3300 [USB20_MOCK_UTMI_CLK_SRC] = &usb20_mock_utmi_clk_src.clkr,
3301 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
3302 [SDCC1_ICE_CORE_CLK_SRC] = &sdcc1_ice_core_clk_src.clkr,
3303 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
3304 [SDCC3_APPS_CLK_SRC] = &sdcc3_apps_clk_src.clkr,
3305 [SDCC4_APPS_CLK_SRC] = &sdcc4_apps_clk_src.clkr,
3306 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
3307 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
3308 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
3309 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
3310 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
3311 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
3312 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
3313 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
3314 [BLSP1_UART3_APPS_CLK_SRC] = &blsp1_uart3_apps_clk_src.clkr,
3315 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
3316 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
3317 [BLSP1_UART4_APPS_CLK_SRC] = &blsp1_uart4_apps_clk_src.clkr,
3318 [BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
3319 [BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
3320 [BLSP1_UART5_APPS_CLK_SRC] = &blsp1_uart5_apps_clk_src.clkr,
3321 [BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
3322 [BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
3323 [BLSP1_UART6_APPS_CLK_SRC] = &blsp1_uart6_apps_clk_src.clkr,
3324 [BLSP2_QUP1_SPI_APPS_CLK_SRC] = &blsp2_qup1_spi_apps_clk_src.clkr,
3325 [BLSP2_QUP1_I2C_APPS_CLK_SRC] = &blsp2_qup1_i2c_apps_clk_src.clkr,
3326 [BLSP2_UART1_APPS_CLK_SRC] = &blsp2_uart1_apps_clk_src.clkr,
3327 [BLSP2_QUP2_SPI_APPS_CLK_SRC] = &blsp2_qup2_spi_apps_clk_src.clkr,
3328 [BLSP2_QUP2_I2C_APPS_CLK_SRC] = &blsp2_qup2_i2c_apps_clk_src.clkr,
3329 [BLSP2_UART2_APPS_CLK_SRC] = &blsp2_uart2_apps_clk_src.clkr,
3330 [BLSP2_QUP3_SPI_APPS_CLK_SRC] = &blsp2_qup3_spi_apps_clk_src.clkr,
3331 [BLSP2_QUP3_I2C_APPS_CLK_SRC] = &blsp2_qup3_i2c_apps_clk_src.clkr,
3332 [BLSP2_UART3_APPS_CLK_SRC] = &blsp2_uart3_apps_clk_src.clkr,
3333 [BLSP2_QUP4_SPI_APPS_CLK_SRC] = &blsp2_qup4_spi_apps_clk_src.clkr,
3334 [BLSP2_QUP4_I2C_APPS_CLK_SRC] = &blsp2_qup4_i2c_apps_clk_src.clkr,
3335 [BLSP2_UART4_APPS_CLK_SRC] = &blsp2_uart4_apps_clk_src.clkr,
3336 [BLSP2_QUP5_SPI_APPS_CLK_SRC] = &blsp2_qup5_spi_apps_clk_src.clkr,
3337 [BLSP2_QUP5_I2C_APPS_CLK_SRC] = &blsp2_qup5_i2c_apps_clk_src.clkr,
3338 [BLSP2_UART5_APPS_CLK_SRC] = &blsp2_uart5_apps_clk_src.clkr,
3339 [BLSP2_QUP6_SPI_APPS_CLK_SRC] = &blsp2_qup6_spi_apps_clk_src.clkr,
3340 [BLSP2_QUP6_I2C_APPS_CLK_SRC] = &blsp2_qup6_i2c_apps_clk_src.clkr,
3341 [BLSP2_UART6_APPS_CLK_SRC] = &blsp2_uart6_apps_clk_src.clkr,
3342 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
3343 [TSIF_REF_CLK_SRC] = &tsif_ref_clk_src.clkr,
3344 [GCC_SLEEP_CLK_SRC] = &gcc_sleep_clk_src.clkr,
3345 [HMSS_RBCPR_CLK_SRC] = &hmss_rbcpr_clk_src.clkr,
3346 [HMSS_GPLL0_CLK_SRC] = &hmss_gpll0_clk_src.clkr,
3347 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
3348 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
3349 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
3350 [PCIE_AUX_CLK_SRC] = &pcie_aux_clk_src.clkr,
3351 [UFS_AXI_CLK_SRC] = &ufs_axi_clk_src.clkr,
3352 [UFS_ICE_CORE_CLK_SRC] = &ufs_ice_core_clk_src.clkr,
3353 [QSPI_SER_CLK_SRC] = &qspi_ser_clk_src.clkr,
3354 [GCC_SYS_NOC_USB3_AXI_CLK] = &gcc_sys_noc_usb3_axi_clk.clkr,
3355 [GCC_SYS_NOC_UFS_AXI_CLK] = &gcc_sys_noc_ufs_axi_clk.clkr,
3356 [GCC_PERIPH_NOC_USB20_AHB_CLK] = &gcc_periph_noc_usb20_ahb_clk.clkr,
3357 [GCC_MMSS_NOC_CFG_AHB_CLK] = &gcc_mmss_noc_cfg_ahb_clk.clkr,
3358 [GCC_MMSS_BIMC_GFX_CLK] = &gcc_mmss_bimc_gfx_clk.clkr,
3359 [GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
3360 [GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
3361 [GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
3362 [GCC_USB3_PHY_AUX_CLK] = &gcc_usb3_phy_aux_clk.clkr,
3363 [GCC_USB3_PHY_PIPE_CLK] = &gcc_usb3_phy_pipe_clk.clkr,
3364 [GCC_USB20_MASTER_CLK] = &gcc_usb20_master_clk.clkr,
3365 [GCC_USB20_SLEEP_CLK] = &gcc_usb20_sleep_clk.clkr,
3366 [GCC_USB20_MOCK_UTMI_CLK] = &gcc_usb20_mock_utmi_clk.clkr,
3367 [GCC_USB_PHY_CFG_AHB2PHY_CLK] = &gcc_usb_phy_cfg_ahb2phy_clk.clkr,
3368 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
3369 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
3370 [GCC_SDCC1_ICE_CORE_CLK] = &gcc_sdcc1_ice_core_clk.clkr,
3371 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
3372 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
3373 [GCC_SDCC3_APPS_CLK] = &gcc_sdcc3_apps_clk.clkr,
3374 [GCC_SDCC3_AHB_CLK] = &gcc_sdcc3_ahb_clk.clkr,
3375 [GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
3376 [GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
3377 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
3378 [GCC_BLSP1_SLEEP_CLK] = &gcc_blsp1_sleep_clk.clkr,
3379 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
3380 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
3381 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
3382 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
3383 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
3384 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
3385 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
3386 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
3387 [GCC_BLSP1_UART3_APPS_CLK] = &gcc_blsp1_uart3_apps_clk.clkr,
3388 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
3389 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
3390 [GCC_BLSP1_UART4_APPS_CLK] = &gcc_blsp1_uart4_apps_clk.clkr,
3391 [GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
3392 [GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
3393 [GCC_BLSP1_UART5_APPS_CLK] = &gcc_blsp1_uart5_apps_clk.clkr,
3394 [GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
3395 [GCC_BLSP1_QUP6_I2C_APPS_CLK] = &gcc_blsp1_qup6_i2c_apps_clk.clkr,
3396 [GCC_BLSP1_UART6_APPS_CLK] = &gcc_blsp1_uart6_apps_clk.clkr,
3397 [GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
3398 [GCC_BLSP2_SLEEP_CLK] = &gcc_blsp2_sleep_clk.clkr,
3399 [GCC_BLSP2_QUP1_SPI_APPS_CLK] = &gcc_blsp2_qup1_spi_apps_clk.clkr,
3400 [GCC_BLSP2_QUP1_I2C_APPS_CLK] = &gcc_blsp2_qup1_i2c_apps_clk.clkr,
3401 [GCC_BLSP2_UART1_APPS_CLK] = &gcc_blsp2_uart1_apps_clk.clkr,
3402 [GCC_BLSP2_QUP2_SPI_APPS_CLK] = &gcc_blsp2_qup2_spi_apps_clk.clkr,
3403 [GCC_BLSP2_QUP2_I2C_APPS_CLK] = &gcc_blsp2_qup2_i2c_apps_clk.clkr,
3404 [GCC_BLSP2_UART2_APPS_CLK] = &gcc_blsp2_uart2_apps_clk.clkr,
3405 [GCC_BLSP2_QUP3_SPI_APPS_CLK] = &gcc_blsp2_qup3_spi_apps_clk.clkr,
3406 [GCC_BLSP2_QUP3_I2C_APPS_CLK] = &gcc_blsp2_qup3_i2c_apps_clk.clkr,
3407 [GCC_BLSP2_UART3_APPS_CLK] = &gcc_blsp2_uart3_apps_clk.clkr,
3408 [GCC_BLSP2_QUP4_SPI_APPS_CLK] = &gcc_blsp2_qup4_spi_apps_clk.clkr,
3409 [GCC_BLSP2_QUP4_I2C_APPS_CLK] = &gcc_blsp2_qup4_i2c_apps_clk.clkr,
3410 [GCC_BLSP2_UART4_APPS_CLK] = &gcc_blsp2_uart4_apps_clk.clkr,
3411 [GCC_BLSP2_QUP5_SPI_APPS_CLK] = &gcc_blsp2_qup5_spi_apps_clk.clkr,
3412 [GCC_BLSP2_QUP5_I2C_APPS_CLK] = &gcc_blsp2_qup5_i2c_apps_clk.clkr,
3413 [GCC_BLSP2_UART5_APPS_CLK] = &gcc_blsp2_uart5_apps_clk.clkr,
3414 [GCC_BLSP2_QUP6_SPI_APPS_CLK] = &gcc_blsp2_qup6_spi_apps_clk.clkr,
3415 [GCC_BLSP2_QUP6_I2C_APPS_CLK] = &gcc_blsp2_qup6_i2c_apps_clk.clkr,
3416 [GCC_BLSP2_UART6_APPS_CLK] = &gcc_blsp2_uart6_apps_clk.clkr,
3417 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
3418 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
3419 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
3420 [GCC_TSIF_AHB_CLK] = &gcc_tsif_ahb_clk.clkr,
3421 [GCC_TSIF_REF_CLK] = &gcc_tsif_ref_clk.clkr,
3422 [GCC_TSIF_INACTIVITY_TIMERS_CLK] = &gcc_tsif_inactivity_timers_clk.clkr,
3423 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
3424 [GCC_BIMC_GFX_CLK] = &gcc_bimc_gfx_clk.clkr,
3425 [GCC_HMSS_RBCPR_CLK] = &gcc_hmss_rbcpr_clk.clkr,
3426 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
3427 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
3428 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
3429 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
3430 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
3431 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
3432 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
3433 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
3434 [GCC_PCIE_1_SLV_AXI_CLK] = &gcc_pcie_1_slv_axi_clk.clkr,
3435 [GCC_PCIE_1_MSTR_AXI_CLK] = &gcc_pcie_1_mstr_axi_clk.clkr,
3436 [GCC_PCIE_1_CFG_AHB_CLK] = &gcc_pcie_1_cfg_ahb_clk.clkr,
3437 [GCC_PCIE_1_AUX_CLK] = &gcc_pcie_1_aux_clk.clkr,
3438 [GCC_PCIE_1_PIPE_CLK] = &gcc_pcie_1_pipe_clk.clkr,
3439 [GCC_PCIE_2_SLV_AXI_CLK] = &gcc_pcie_2_slv_axi_clk.clkr,
3440 [GCC_PCIE_2_MSTR_AXI_CLK] = &gcc_pcie_2_mstr_axi_clk.clkr,
3441 [GCC_PCIE_2_CFG_AHB_CLK] = &gcc_pcie_2_cfg_ahb_clk.clkr,
3442 [GCC_PCIE_2_AUX_CLK] = &gcc_pcie_2_aux_clk.clkr,
3443 [GCC_PCIE_2_PIPE_CLK] = &gcc_pcie_2_pipe_clk.clkr,
3444 [GCC_PCIE_PHY_CFG_AHB_CLK] = &gcc_pcie_phy_cfg_ahb_clk.clkr,
3445 [GCC_PCIE_PHY_AUX_CLK] = &gcc_pcie_phy_aux_clk.clkr,
3446 [GCC_UFS_AXI_CLK] = &gcc_ufs_axi_clk.clkr,
3447 [GCC_UFS_AHB_CLK] = &gcc_ufs_ahb_clk.clkr,
3448 [GCC_UFS_TX_CFG_CLK] = &gcc_ufs_tx_cfg_clk.clkr,
3449 [GCC_UFS_RX_CFG_CLK] = &gcc_ufs_rx_cfg_clk.clkr,
3450 [GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK] = &gcc_hlos1_vote_lpass_core_smmu_clk.clkr,
3451 [GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK] = &gcc_hlos1_vote_lpass_adsp_smmu_clk.clkr,
3452 [GCC_UFS_TX_SYMBOL_0_CLK] = &gcc_ufs_tx_symbol_0_clk.clkr,
3453 [GCC_UFS_RX_SYMBOL_0_CLK] = &gcc_ufs_rx_symbol_0_clk.clkr,
3454 [GCC_UFS_RX_SYMBOL_1_CLK] = &gcc_ufs_rx_symbol_1_clk.clkr,
3455 [GCC_UFS_UNIPRO_CORE_CLK] = &gcc_ufs_unipro_core_clk.clkr,
3456 [GCC_UFS_ICE_CORE_CLK] = &gcc_ufs_ice_core_clk.clkr,
3457 [GCC_UFS_SYS_CLK_CORE_CLK] = &gcc_ufs_sys_clk_core_clk.clkr,
3458 [GCC_UFS_TX_SYMBOL_CLK_CORE_CLK] = &gcc_ufs_tx_symbol_clk_core_clk.clkr,
3459 [GCC_AGGRE0_SNOC_AXI_CLK] = &gcc_aggre0_snoc_axi_clk.clkr,
3460 [GCC_AGGRE0_CNOC_AHB_CLK] = &gcc_aggre0_cnoc_ahb_clk.clkr,
3461 [GCC_SMMU_AGGRE0_AXI_CLK] = &gcc_smmu_aggre0_axi_clk.clkr,
3462 [GCC_SMMU_AGGRE0_AHB_CLK] = &gcc_smmu_aggre0_ahb_clk.clkr,
3463 [GCC_AGGRE2_UFS_AXI_CLK] = &gcc_aggre2_ufs_axi_clk.clkr,
3464 [GCC_AGGRE2_USB3_AXI_CLK] = &gcc_aggre2_usb3_axi_clk.clkr,
3465 [GCC_QSPI_AHB_CLK] = &gcc_qspi_ahb_clk.clkr,
3466 [GCC_QSPI_SER_CLK] = &gcc_qspi_ser_clk.clkr,
3467 [GCC_USB3_CLKREF_CLK] = &gcc_usb3_clkref_clk.clkr,
3468 [GCC_HDMI_CLKREF_CLK] = &gcc_hdmi_clkref_clk.clkr,
3469 [GCC_UFS_CLKREF_CLK] = &gcc_ufs_clkref_clk.clkr,
3470 [GCC_PCIE_CLKREF_CLK] = &gcc_pcie_clkref_clk.clkr,
3471 [GCC_RX2_USB2_CLKREF_CLK] = &gcc_rx2_usb2_clkref_clk.clkr,
3472 [GCC_RX1_USB2_CLKREF_CLK] = &gcc_rx1_usb2_clkref_clk.clkr,
3473 [GCC_EDP_CLKREF_CLK] = &gcc_edp_clkref_clk.clkr,
3474 [GCC_MSS_CFG_AHB_CLK] = &gcc_mss_cfg_ahb_clk.clkr,
3475 [GCC_MSS_Q6_BIMC_AXI_CLK] = &gcc_mss_q6_bimc_axi_clk.clkr,
3476 [GCC_MSS_SNOC_AXI_CLK] = &gcc_mss_snoc_axi_clk.clkr,
3477 [GCC_MSS_MNOC_BIMC_AXI_CLK] = &gcc_mss_mnoc_bimc_axi_clk.clkr,
3478 [GCC_DCC_AHB_CLK] = &gcc_dcc_ahb_clk.clkr,
3479 [GCC_AGGRE0_NOC_MPU_CFG_AHB_CLK] = &gcc_aggre0_noc_mpu_cfg_ahb_clk.clkr,
3480 [GCC_MMSS_GPLL0_DIV_CLK] = &gcc_mmss_gpll0_div_clk.clkr,
3481 [GCC_MSS_GPLL0_DIV_CLK] = &gcc_mss_gpll0_div_clk.clkr,