Lines Matching refs:clkr

141 	.clkr = {
156 	.clkr.hw.init = &(struct clk_init_data){
167 	.clkr.hw.init = &(struct clk_init_data){
178 	.clkr.hw.init = &(struct clk_init_data){
189 	.clkr.hw.init = &(struct clk_init_data){
202 	.clkr = {
217 	.clkr.hw.init = &(struct clk_init_data){
228 	.clkr.hw.init = &(struct clk_init_data){
239 	.clkr.hw.init = &(struct clk_init_data){
250 	.clkr.hw.init = &(struct clk_init_data){
263 	.clkr = {
278 	.clkr.hw.init = &(struct clk_init_data){
289 	.clkr.hw.init = &(struct clk_init_data){
300 	.clkr.hw.init = &(struct clk_init_data){
311 	.clkr.hw.init = &(struct clk_init_data){
324 	.clkr = {
339 	.clkr.hw.init = &(struct clk_init_data){
350 	.clkr.hw.init = &(struct clk_init_data){
361 	.clkr.hw.init = &(struct clk_init_data){
372 	.clkr.hw.init = &(struct clk_init_data){
385 	.clkr = {
400 	.clkr.hw.init = &(struct clk_init_data){
411 	.clkr.hw.init = &(struct clk_init_data){
422 	.clkr.hw.init = &(struct clk_init_data){
433 	.clkr.hw.init = &(struct clk_init_data){
453 	.clkr.hw.init = &(struct clk_init_data){
478 	.clkr.hw.init = &(struct clk_init_data){
492 	.clkr.hw.init = &(struct clk_init_data){
506 	.clkr.hw.init = &(struct clk_init_data){
520 	.clkr.hw.init = &(struct clk_init_data){
534 	.clkr.hw.init = &(struct clk_init_data){
548 	.clkr.hw.init = &(struct clk_init_data){
562 	.clkr.hw.init = &(struct clk_init_data){
576 	.clkr.hw.init = &(struct clk_init_data){
590 	.clkr.hw.init = &(struct clk_init_data){
604 	.clkr.hw.init = &(struct clk_init_data){
618 	.clkr.hw.init = &(struct clk_init_data){
651 	.clkr.hw.init = &(struct clk_init_data){
665 	.clkr.hw.init = &(struct clk_init_data){
679 	.clkr.hw.init = &(struct clk_init_data){
693 	.clkr.hw.init = &(struct clk_init_data){
707 	.clkr.hw.init = &(struct clk_init_data){
721 	.clkr.hw.init = &(struct clk_init_data){
735 	.clkr.hw.init = &(struct clk_init_data){
749 	.clkr.hw.init = &(struct clk_init_data){
763 	.clkr.hw.init = &(struct clk_init_data){
777 	.clkr.hw.init = &(struct clk_init_data){
791 	.clkr.hw.init = &(struct clk_init_data){
805 	.clkr.hw.init = &(struct clk_init_data){
819 	.clkr.hw.init = &(struct clk_init_data){
833 	.clkr.hw.init = &(struct clk_init_data){
847 	.clkr.hw.init = &(struct clk_init_data){
861 	.clkr.hw.init = &(struct clk_init_data){
875 	.clkr.hw.init = &(struct clk_init_data){
889 	.clkr.hw.init = &(struct clk_init_data){
910 	.clkr.hw.init = &(struct clk_init_data){
924 	.clkr.hw.init = &(struct clk_init_data){
938 	.clkr.hw.init = &(struct clk_init_data){
959 	.clkr.hw.init = &(struct clk_init_data){
978 	.clkr.hw.init = &(struct clk_init_data){
997 	.clkr.hw.init = &(struct clk_init_data){
1016 	.clkr.hw.init = &(struct clk_init_data){
1041 	.clkr.hw.init = &(struct clk_init_data){
1065 	.clkr.hw.init = &(struct clk_init_data){
1084 	.clkr.hw.init = &(struct clk_init_data){
1105 	.clkr.hw.init = &(struct clk_init_data){
1126 	.clkr.hw.init = &(struct clk_init_data){
1148 	.clkr.hw.init = &(struct clk_init_data){
1162 	.clkr.hw.init = &(struct clk_init_data){
1181 	.clkr.hw.init = &(struct clk_init_data){
1192 	.clkr = {
1205 	.clkr = {
1223 	.clkr = {
1241 	.clkr = {
1254 	.clkr = {
1267 	.clkr = {
1280 	.clkr = {
1293 	.clkr = {
1306 	.clkr = {
1319 	.clkr = {
1334 	.clkr = {
1346 	.clkr = {
1359 	.clkr = {
1372 	.clkr = {
1390 	.clkr = {
1408 	.clkr = {
1426 	.clkr = {
1444 	.clkr = {
1462 	.clkr = {
1480 	.clkr = {
1498 	.clkr = {
1516 	.clkr = {
1534 	.clkr = {
1552 	.clkr = {
1570 	.clkr = {
1588 	.clkr = {
1601 	.clkr = {
1619 	.clkr = {
1637 	.clkr = {
1655 	.clkr = {
1668 	.clkr = {
1686 	.clkr = {
1704 	.clkr = {
1722 	.clkr = {
1740 	.clkr = {
1758 	.clkr = {
1776 	.clkr = {
1794 	.clkr = {
1812 	.clkr = {
1830 	.clkr = {
1848 	.clkr = {
1866 	.clkr = {
1884 	.clkr = {
1897 	.clkr = {
1915 	.clkr = {
1933 	.clkr = {
1951 	.clkr = {
1969 	.clkr = {
1987 	.clkr = {
2005 	.clkr = {
2023 	.clkr = {
2036 	.clkr = {
2049 	.clkr = {
2062 	.clkr = {
2075 	.clkr = {
2088 	.clkr = {
2106 	.clkr = {
2119 	.clkr = {
2137 	.clkr = {
2150 	.clkr = {
2169 	.clkr = {
2182 	.clkr = {
2195 	.clkr = {
2208 	.clkr = {
2221 	.clkr = {
2239 	.clkr = {
2252 	.clkr = {
2265 	.clkr = {
2278 	.clkr = {
2291 	.clkr = {
2309 	.clkr = {
2327 	.clkr = {
2340 	.clkr = {
2353 	.clkr = {
2366 	.clkr = {
2379 	.clkr = {
2397 	.clkr = {
2410 	.clkr = {
2428 	.clkr = {
2441 	.clkr = {
2454 	.clkr = {
2472 	.clkr = {
2485 	.clkr = {
2503 	.clkr = {
2516 	.clkr = {
2529 	.clkr = {
2542 	.clkr = {
2555 	.clkr = {
2568 	.clkr = {
2586 	.clkr = {
2604 	.clkr = {
2622 	.clkr = {
2635 	.clkr = {
2653 	.clkr = {
2666 	.clkr = {
2678 	.clkr = {
2692 	.clkr = {
2706 	.clkr = {
2720 	.clkr = {
2734 	.clkr = {
2777 	[BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
2778 	[BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
2779 	[BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
2780 	[BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
2781 	[BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
2782 	[BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
2783 	[BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
2784 	[BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
2785 	[BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
2786 	[BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
2787 	[BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
2788 	[BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
2789 	[BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
2790 	[BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
2791 	[BLSP1_UART3_APPS_CLK_SRC] = &blsp1_uart3_apps_clk_src.clkr,
2792 	[BLSP2_QUP1_I2C_APPS_CLK_SRC] = &blsp2_qup1_i2c_apps_clk_src.clkr,
2793 	[BLSP2_QUP1_SPI_APPS_CLK_SRC] = &blsp2_qup1_spi_apps_clk_src.clkr,
2794 	[BLSP2_QUP2_I2C_APPS_CLK_SRC] = &blsp2_qup2_i2c_apps_clk_src.clkr,
2795 	[BLSP2_QUP2_SPI_APPS_CLK_SRC] = &blsp2_qup2_spi_apps_clk_src.clkr,
2796 	[BLSP2_QUP3_I2C_APPS_CLK_SRC] = &blsp2_qup3_i2c_apps_clk_src.clkr,
2797 	[BLSP2_QUP3_SPI_APPS_CLK_SRC] = &blsp2_qup3_spi_apps_clk_src.clkr,
2798 	[BLSP2_QUP4_I2C_APPS_CLK_SRC] = &blsp2_qup4_i2c_apps_clk_src.clkr,
2799 	[BLSP2_QUP4_SPI_APPS_CLK_SRC] = &blsp2_qup4_spi_apps_clk_src.clkr,
2800 	[BLSP2_QUP5_I2C_APPS_CLK_SRC] = &blsp2_qup5_i2c_apps_clk_src.clkr,
2801 	[BLSP2_QUP5_SPI_APPS_CLK_SRC] = &blsp2_qup5_spi_apps_clk_src.clkr,
2802 	[BLSP2_QUP6_I2C_APPS_CLK_SRC] = &blsp2_qup6_i2c_apps_clk_src.clkr,
2803 	[BLSP2_QUP6_SPI_APPS_CLK_SRC] = &blsp2_qup6_spi_apps_clk_src.clkr,
2804 	[BLSP2_UART1_APPS_CLK_SRC] = &blsp2_uart1_apps_clk_src.clkr,
2805 	[BLSP2_UART2_APPS_CLK_SRC] = &blsp2_uart2_apps_clk_src.clkr,
2806 	[BLSP2_UART3_APPS_CLK_SRC] = &blsp2_uart3_apps_clk_src.clkr,
2807 	[GCC_AGGRE1_NOC_XO_CLK] = &gcc_aggre1_noc_xo_clk.clkr,
2808 	[GCC_AGGRE1_UFS_AXI_CLK] = &gcc_aggre1_ufs_axi_clk.clkr,
2809 	[GCC_AGGRE1_USB3_AXI_CLK] = &gcc_aggre1_usb3_axi_clk.clkr,
2810 	[GCC_APSS_QDSS_TSCTR_DIV2_CLK] = &gcc_apss_qdss_tsctr_div2_clk.clkr,
2811 	[GCC_APSS_QDSS_TSCTR_DIV8_CLK] = &gcc_apss_qdss_tsctr_div8_clk.clkr,
2812 	[GCC_BIMC_HMSS_AXI_CLK] = &gcc_bimc_hmss_axi_clk.clkr,
2813 	[GCC_BIMC_MSS_Q6_AXI_CLK] = &gcc_bimc_mss_q6_axi_clk.clkr,
2814 	[GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
2815 	[GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
2816 	[GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
2817 	[GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
2818 	[GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
2819 	[GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
2820 	[GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
2821 	[GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
2822 	[GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
2823 	[GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
2824 	[GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
2825 	[GCC_BLSP1_QUP6_I2C_APPS_CLK] = &gcc_blsp1_qup6_i2c_apps_clk.clkr,
2826 	[GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
2827 	[GCC_BLSP1_SLEEP_CLK] = &gcc_blsp1_sleep_clk.clkr,
2828 	[GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
2829 	[GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
2830 	[GCC_BLSP1_UART3_APPS_CLK] = &gcc_blsp1_uart3_apps_clk.clkr,
2831 	[GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
2832 	[GCC_BLSP2_QUP1_I2C_APPS_CLK] = &gcc_blsp2_qup1_i2c_apps_clk.clkr,
2833 	[GCC_BLSP2_QUP1_SPI_APPS_CLK] = &gcc_blsp2_qup1_spi_apps_clk.clkr,
2834 	[GCC_BLSP2_QUP2_I2C_APPS_CLK] = &gcc_blsp2_qup2_i2c_apps_clk.clkr,
2835 	[GCC_BLSP2_QUP2_SPI_APPS_CLK] = &gcc_blsp2_qup2_spi_apps_clk.clkr,
2836 	[GCC_BLSP2_QUP3_I2C_APPS_CLK] = &gcc_blsp2_qup3_i2c_apps_clk.clkr,
2837 	[GCC_BLSP2_QUP3_SPI_APPS_CLK] = &gcc_blsp2_qup3_spi_apps_clk.clkr,
2838 	[GCC_BLSP2_QUP4_I2C_APPS_CLK] = &gcc_blsp2_qup4_i2c_apps_clk.clkr,
2839 	[GCC_BLSP2_QUP4_SPI_APPS_CLK] = &gcc_blsp2_qup4_spi_apps_clk.clkr,
2840 	[GCC_BLSP2_QUP5_I2C_APPS_CLK] = &gcc_blsp2_qup5_i2c_apps_clk.clkr,
2841 	[GCC_BLSP2_QUP5_SPI_APPS_CLK] = &gcc_blsp2_qup5_spi_apps_clk.clkr,
2842 	[GCC_BLSP2_QUP6_I2C_APPS_CLK] = &gcc_blsp2_qup6_i2c_apps_clk.clkr,
2843 	[GCC_BLSP2_QUP6_SPI_APPS_CLK] = &gcc_blsp2_qup6_spi_apps_clk.clkr,
2844 	[GCC_BLSP2_SLEEP_CLK] = &gcc_blsp2_sleep_clk.clkr,
2845 	[GCC_BLSP2_UART1_APPS_CLK] = &gcc_blsp2_uart1_apps_clk.clkr,
2846 	[GCC_BLSP2_UART2_APPS_CLK] = &gcc_blsp2_uart2_apps_clk.clkr,
2847 	[GCC_BLSP2_UART3_APPS_CLK] = &gcc_blsp2_uart3_apps_clk.clkr,
2848 	[GCC_CFG_NOC_USB3_AXI_CLK] = &gcc_cfg_noc_usb3_axi_clk.clkr,
2849 	[GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2850 	[GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2851 	[GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2852 	[GCC_BIMC_GFX_CLK] = &gcc_bimc_gfx_clk.clkr,
2853 	[GCC_GPU_BIMC_GFX_CLK] = &gcc_gpu_bimc_gfx_clk.clkr,
2854 	[GCC_GPU_BIMC_GFX_SRC_CLK] = &gcc_gpu_bimc_gfx_src_clk.clkr,
2855 	[GCC_GPU_CFG_AHB_CLK] = &gcc_gpu_cfg_ahb_clk.clkr,
2856 	[GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
2857 	[GCC_HMSS_AHB_CLK] = &gcc_hmss_ahb_clk.clkr,
2858 	[GCC_HMSS_AT_CLK] = &gcc_hmss_at_clk.clkr,
2859 	[GCC_HMSS_RBCPR_CLK] = &gcc_hmss_rbcpr_clk.clkr,
2860 	[GCC_HMSS_TRIG_CLK] = &gcc_hmss_trig_clk.clkr,
2861 	[GCC_MMSS_NOC_CFG_AHB_CLK] = &gcc_mmss_noc_cfg_ahb_clk.clkr,
2862 	[GCC_MMSS_QM_AHB_CLK] = &gcc_mmss_qm_ahb_clk.clkr,
2863 	[GCC_MMSS_QM_CORE_CLK] = &gcc_mmss_qm_core_clk.clkr,
2864 	[GCC_MMSS_SYS_NOC_AXI_CLK] = &gcc_mmss_sys_noc_axi_clk.clkr,
2865 	[GCC_MSS_AT_CLK] = &gcc_mss_at_clk.clkr,
2866 	[GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
2867 	[GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
2868 	[GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
2869 	[GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
2870 	[GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
2871 	[GCC_PCIE_PHY_AUX_CLK] = &gcc_pcie_phy_aux_clk.clkr,
2872 	[GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2873 	[GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2874 	[GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
2875 	[GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
2876 	[GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2877 	[GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2878 	[GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
2879 	[GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
2880 	[GCC_TSIF_AHB_CLK] = &gcc_tsif_ahb_clk.clkr,
2881 	[GCC_TSIF_INACTIVITY_TIMERS_CLK] = &gcc_tsif_inactivity_timers_clk.clkr,
2882 	[GCC_TSIF_REF_CLK] = &gcc_tsif_ref_clk.clkr,
2883 	[GCC_UFS_AHB_CLK] = &gcc_ufs_ahb_clk.clkr,
2884 	[GCC_UFS_AXI_CLK] = &gcc_ufs_axi_clk.clkr,
2885 	[GCC_UFS_ICE_CORE_CLK] = &gcc_ufs_ice_core_clk.clkr,
2886 	[GCC_UFS_PHY_AUX_CLK] = &gcc_ufs_phy_aux_clk.clkr,
2887 	[GCC_UFS_RX_SYMBOL_0_CLK] = &gcc_ufs_rx_symbol_0_clk.clkr,
2888 	[GCC_UFS_RX_SYMBOL_1_CLK] = &gcc_ufs_rx_symbol_1_clk.clkr,
2889 	[GCC_UFS_TX_SYMBOL_0_CLK] = &gcc_ufs_tx_symbol_0_clk.clkr,
2890 	[GCC_UFS_UNIPRO_CORE_CLK] = &gcc_ufs_unipro_core_clk.clkr,
2891 	[GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
2892 	[GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
2893 	[GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
2894 	[GCC_USB3_PHY_AUX_CLK] = &gcc_usb3_phy_aux_clk.clkr,
2895 	[GCC_USB3_PHY_PIPE_CLK] = &gcc_usb3_phy_pipe_clk.clkr,
2896 	[GCC_USB_PHY_CFG_AHB2PHY_CLK] = &gcc_usb_phy_cfg_ahb2phy_clk.clkr,
2897 	[GP1_CLK_SRC] = &gp1_clk_src.clkr,
2898 	[GP2_CLK_SRC] = &gp2_clk_src.clkr,
2899 	[GP3_CLK_SRC] = &gp3_clk_src.clkr,
2900 	[GPLL0] = &gpll0.clkr,
2901 	[GPLL0_OUT_EVEN] = &gpll0_out_even.clkr,
2902 	[GPLL0_OUT_MAIN] = &gpll0_out_main.clkr,
2903 	[GPLL0_OUT_ODD] = &gpll0_out_odd.clkr,
2904 	[GPLL0_OUT_TEST] = &gpll0_out_test.clkr,
2905 	[GPLL1] = &gpll1.clkr,
2906 	[GPLL1_OUT_EVEN] = &gpll1_out_even.clkr,
2907 	[GPLL1_OUT_MAIN] = &gpll1_out_main.clkr,
2908 	[GPLL1_OUT_ODD] = &gpll1_out_odd.clkr,
2909 	[GPLL1_OUT_TEST] = &gpll1_out_test.clkr,
2910 	[GPLL2] = &gpll2.clkr,
2911 	[GPLL2_OUT_EVEN] = &gpll2_out_even.clkr,
2912 	[GPLL2_OUT_MAIN] = &gpll2_out_main.clkr,
2913 	[GPLL2_OUT_ODD] = &gpll2_out_odd.clkr,
2914 	[GPLL2_OUT_TEST] = &gpll2_out_test.clkr,
2915 	[GPLL3] = &gpll3.clkr,
2916 	[GPLL3_OUT_EVEN] = &gpll3_out_even.clkr,
2917 	[GPLL3_OUT_MAIN] = &gpll3_out_main.clkr,
2918 	[GPLL3_OUT_ODD] = &gpll3_out_odd.clkr,
2919 	[GPLL3_OUT_TEST] = &gpll3_out_test.clkr,
2920 	[GPLL4] = &gpll4.clkr,
2921 	[GPLL4_OUT_EVEN] = &gpll4_out_even.clkr,
2922 	[GPLL4_OUT_MAIN] = &gpll4_out_main.clkr,
2923 	[GPLL4_OUT_ODD] = &gpll4_out_odd.clkr,
2924 	[GPLL4_OUT_TEST] = &gpll4_out_test.clkr,
2925 	[HMSS_AHB_CLK_SRC] = &hmss_ahb_clk_src.clkr,
2926 	[HMSS_RBCPR_CLK_SRC] = &hmss_rbcpr_clk_src.clkr,
2927 	[PCIE_AUX_CLK_SRC] = &pcie_aux_clk_src.clkr,
2928 	[PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
2929 	[SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
2930 	[SDCC4_APPS_CLK_SRC] = &sdcc4_apps_clk_src.clkr,
2931 	[TSIF_REF_CLK_SRC] = &tsif_ref_clk_src.clkr,
2932 	[UFS_AXI_CLK_SRC] = &ufs_axi_clk_src.clkr,
2933 	[UFS_UNIPRO_CORE_CLK_SRC] = &ufs_unipro_core_clk_src.clkr,
2934 	[USB30_MASTER_CLK_SRC] = &usb30_master_clk_src.clkr,
2935 	[USB30_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
2936 	[USB3_PHY_AUX_CLK_SRC] = &usb3_phy_aux_clk_src.clkr,
2937 	[GCC_HDMI_CLKREF_CLK] = &gcc_hdmi_clkref_clk.clkr,
2938 	[GCC_UFS_CLKREF_CLK] = &gcc_ufs_clkref_clk.clkr,
2939 	[GCC_USB3_CLKREF_CLK] = &gcc_usb3_clkref_clk.clkr,
2940 	[GCC_PCIE_CLKREF_CLK] = &gcc_pcie_clkref_clk.clkr,
2941 	[GCC_RX1_USB2_CLKREF_CLK] = &gcc_rx1_usb2_clkref_clk.clkr,
2942 	[GCC_MSS_CFG_AHB_CLK] = &gcc_mss_cfg_ahb_clk.clkr,
2943 	[GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2944 	[GCC_MSS_GPLL0_DIV_CLK_SRC] = &gcc_mss_gpll0_div_clk_src.clkr,
2945 	[GCC_MSS_SNOC_AXI_CLK] = &gcc_mss_snoc_axi_clk.clkr,
2946 	[GCC_MSS_MNOC_BIMC_AXI_CLK] = &gcc_mss_mnoc_bimc_axi_clk.clkr,