Lines Matching refs:clkr
291 .clkr = {
308 .clkr = {
325 .clkr = {
341 .clkr = {
374 .clkr = {
387 .clkr = {
407 .clkr.hw.init = &(struct clk_init_data){
440 .clkr.hw.init = &(struct clk_init_data){
461 .clkr.hw.init = &(struct clk_init_data){
486 .clkr.hw.init = &(struct clk_init_data){
500 .clkr.hw.init = &(struct clk_init_data){
525 .clkr.hw.init = &(struct clk_init_data){
539 .clkr.hw.init = &(struct clk_init_data){
565 .clkr.hw.init = &(struct clk_init_data){
579 .clkr.hw.init = &(struct clk_init_data){
593 .clkr.hw.init = &(struct clk_init_data){
607 .clkr.hw.init = &(struct clk_init_data){
621 .clkr.hw.init = &(struct clk_init_data){
655 .clkr.hw.init = &(struct clk_init_data){
669 .clkr.hw.init = &(struct clk_init_data){
683 .clkr.hw.init = &(struct clk_init_data){
698 .clkr.hw.init = &(struct clk_init_data){
712 .clkr.hw.init = &(struct clk_init_data){
726 .clkr.hw.init = &(struct clk_init_data){
740 .clkr.hw.init = &(struct clk_init_data){
753 .clkr.hw.init = &(struct clk_init_data){
776 .clkr.hw.init = &(struct clk_init_data){
797 .clkr.hw.init = &(struct clk_init_data){
816 .clkr.hw.init = &(struct clk_init_data){
850 .clkr.hw.init = &(struct clk_init_data){
871 .clkr.hw.init = &(struct clk_init_data){
885 .clkr.hw.init = &(struct clk_init_data){
899 .clkr.hw.init = &(struct clk_init_data){
913 .clkr.hw.init = &(struct clk_init_data){
927 .clkr.hw.init = &(struct clk_init_data){
954 .clkr.hw.init = &(struct clk_init_data){
973 .clkr.hw.init = &(struct clk_init_data){
994 .clkr.hw.init = &(struct clk_init_data){
1007 .clkr.hw.init = &(struct clk_init_data){
1028 .clkr.hw.init = &(struct clk_init_data){
1056 .clkr.hw.init = &(struct clk_init_data){
1076 .clkr.hw.init = &(struct clk_init_data){
1102 .clkr.hw.init = &(struct clk_init_data){
1116 .clkr.hw.init = &(struct clk_init_data){
1138 .clkr.hw.init = &(struct clk_init_data){
1152 .clkr.hw.init = &(struct clk_init_data){
1166 .clkr.hw.init = &(struct clk_init_data){
1189 .clkr.hw.init = &(struct clk_init_data){
1203 .clkr.hw.init = &(struct clk_init_data){
1225 .clkr.hw.init = &(struct clk_init_data) {
1236 .clkr = {
1254 .clkr = {
1267 .clkr = {
1284 .clkr = {
1297 .clkr = {
1315 .clkr = {
1328 .clkr = {
1341 .clkr = {
1354 .clkr = {
1367 .clkr = {
1385 .clkr = {
1403 .clkr = {
1421 .clkr = {
1439 .clkr = {
1457 .clkr = {
1475 .clkr = {
1493 .clkr = {
1511 .clkr = {
1529 .clkr = {
1547 .clkr = {
1565 .clkr = {
1583 .clkr = {
1601 .clkr = {
1619 .clkr = {
1632 .clkr = {
1650 .clkr = {
1668 .clkr = {
1686 .clkr = {
1699 .clkr = {
1712 .clkr = {
1725 .clkr = {
1738 .clkr = {
1751 .clkr = {
1769 .clkr = {
1787 .clkr = {
1800 .clkr = {
1813 .clkr = {
1826 .clkr = {
1839 .clkr = {
1852 .clkr = {
1870 .clkr = {
1888 .clkr = {
1906 .clkr = {
1924 .clkr = {
1937 .clkr = {
1950 .clkr = {
1963 .clkr = {
1976 .clkr = {
1994 .clkr = {
2012 .clkr = {
2030 .clkr = {
2048 .clkr = {
2066 .clkr = {
2084 .clkr = {
2102 .clkr = {
2115 .clkr = {
2133 .clkr = {
2151 .clkr = {
2164 .clkr = {
2177 .clkr = {
2195 .clkr = {
2208 .clkr = {
2222 .clkr = {
2236 .clkr = {
2254 .clkr = {
2267 .clkr = {
2281 .clkr = {
2294 .clkr = {
2307 .clkr = {
2320 .clkr = {
2333 .clkr = {
2346 .clkr = {
2364 .clkr = {
2382 .clkr = {
2395 .clkr = {
2408 .clkr = {
2426 .clkr = {
2439 .clkr = {
2456 .clkr = {
2469 .clkr = {
2487 .clkr = {
2500 .clkr = {
2518 .clkr = {
2536 .clkr = {
2549 .clkr = {
2566 .clkr = {
2579 .clkr = {
2592 .clkr = {
2610 .clkr = {
2623 .clkr = {
2638 [GCC_APSS_AHB_CLK_SRC] = &apss_ahb_clk_src.clkr,
2639 [GCC_BLSP1_QUP0_I2C_APPS_CLK_SRC] = &blsp1_qup0_i2c_apps_clk_src.clkr,
2640 [GCC_BLSP1_QUP0_SPI_APPS_CLK_SRC] = &blsp1_qup0_spi_apps_clk_src.clkr,
2641 [GCC_BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
2642 [GCC_BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
2643 [GCC_BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
2644 [GCC_BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
2645 [GCC_BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
2646 [GCC_BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
2647 [GCC_BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
2648 [GCC_BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
2649 [GCC_BLSP1_UART0_APPS_CLK_SRC] = &blsp1_uart0_apps_clk_src.clkr,
2650 [GCC_BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
2651 [GCC_BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
2652 [GCC_BLSP1_UART3_APPS_CLK_SRC] = &blsp1_uart3_apps_clk_src.clkr,
2653 [GCC_BLSP2_QUP0_I2C_APPS_CLK_SRC] = &blsp2_qup0_i2c_apps_clk_src.clkr,
2654 [GCC_BLSP2_QUP0_SPI_APPS_CLK_SRC] = &blsp2_qup0_spi_apps_clk_src.clkr,
2655 [GCC_BLSP2_UART0_APPS_CLK_SRC] = &blsp2_uart0_apps_clk_src.clkr,
2656 [GCC_BYTE0_CLK_SRC] = &byte0_clk_src.clkr,
2657 [GCC_EMAC_CLK_SRC] = &emac_clk_src.clkr,
2658 [GCC_EMAC_PTP_CLK_SRC] = &emac_ptp_clk_src.clkr,
2659 [GCC_ESC0_CLK_SRC] = &esc0_clk_src.clkr,
2660 [GCC_APSS_AHB_CLK] = &gcc_apss_ahb_clk.clkr,
2661 [GCC_BIMC_GFX_CLK] = &gcc_bimc_gfx_clk.clkr,
2662 [GCC_BIMC_CDSP_CLK] = &gcc_bimc_cdsp_clk.clkr,
2663 [GCC_BIMC_MDSS_CLK] = &gcc_bimc_mdss_clk.clkr,
2664 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
2665 [GCC_BLSP1_QUP0_I2C_APPS_CLK] = &gcc_blsp1_qup0_i2c_apps_clk.clkr,
2666 [GCC_BLSP1_QUP0_SPI_APPS_CLK] = &gcc_blsp1_qup0_spi_apps_clk.clkr,
2667 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
2668 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
2669 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
2670 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
2671 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
2672 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
2673 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
2674 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
2675 [GCC_BLSP1_UART0_APPS_CLK] = &gcc_blsp1_uart0_apps_clk.clkr,
2676 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
2677 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
2678 [GCC_BLSP1_UART3_APPS_CLK] = &gcc_blsp1_uart3_apps_clk.clkr,
2679 [GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
2680 [GCC_BLSP2_QUP0_I2C_APPS_CLK] = &gcc_blsp2_qup0_i2c_apps_clk.clkr,
2681 [GCC_BLSP2_QUP0_SPI_APPS_CLK] = &gcc_blsp2_qup0_spi_apps_clk.clkr,
2682 [GCC_BLSP2_UART0_APPS_CLK] = &gcc_blsp2_uart0_apps_clk.clkr,
2683 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2684 [GCC_ETH_AXI_CLK] = &gcc_eth_axi_clk.clkr,
2685 [GCC_ETH_PTP_CLK] = &gcc_eth_ptp_clk.clkr,
2686 [GCC_ETH_RGMII_CLK] = &gcc_eth_rgmii_clk.clkr,
2687 [GCC_ETH_SLAVE_AHB_CLK] = &gcc_eth_slave_ahb_clk.clkr,
2688 [GCC_GENI_IR_S_CLK] = &gcc_geni_ir_s_clk.clkr,
2689 [GCC_GENI_IR_H_CLK] = &gcc_geni_ir_h_clk.clkr,
2690 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2691 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2692 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2693 [GCC_MDSS_AHB_CLK] = &gcc_mdss_ahb_clk.clkr,
2694 [GCC_MDSS_AXI_CLK] = &gcc_mdss_axi_clk.clkr,
2695 [GCC_MDSS_BYTE0_CLK] = &gcc_mdss_byte0_clk.clkr,
2696 [GCC_MDSS_ESC0_CLK] = &gcc_mdss_esc0_clk.clkr,
2697 [GCC_MDSS_HDMI_APP_CLK] = &gcc_mdss_hdmi_app_clk.clkr,
2698 [GCC_MDSS_HDMI_PCLK_CLK] = &gcc_mdss_hdmi_pclk_clk.clkr,
2699 [GCC_MDSS_MDP_CLK] = &gcc_mdss_mdp_clk.clkr,
2700 [GCC_MDSS_PCLK0_CLK] = &gcc_mdss_pclk0_clk.clkr,
2701 [GCC_MDSS_VSYNC_CLK] = &gcc_mdss_vsync_clk.clkr,
2702 [GCC_OXILI_AHB_CLK] = &gcc_oxili_ahb_clk.clkr,
2703 [GCC_OXILI_GFX3D_CLK] = &gcc_oxili_gfx3d_clk.clkr,
2704 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
2705 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
2706 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
2707 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
2708 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
2709 [GCC_PCNOC_USB2_CLK] = &gcc_pcnoc_usb2_clk.clkr,
2710 [GCC_PCNOC_USB3_CLK] = &gcc_pcnoc_usb3_clk.clkr,
2711 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2712 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2713 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
2714 [GCC_PWM0_XO512_CLK] = &gcc_pwm0_xo512_clk.clkr,
2715 [GCC_PWM1_XO512_CLK] = &gcc_pwm1_xo512_clk.clkr,
2716 [GCC_PWM2_XO512_CLK] = &gcc_pwm2_xo512_clk.clkr,
2717 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
2718 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
2719 [GCC_SDCC1_ICE_CORE_CLK] = &gcc_sdcc1_ice_core_clk.clkr,
2720 [GCC_CDSP_CFG_AHB_CLK] = &gcc_cdsp_cfg_ahb_clk.clkr,
2721 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2722 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2723 [GCC_SYS_NOC_USB3_CLK] = &gcc_sys_noc_usb3_clk.clkr,
2724 [GCC_USB20_MOCK_UTMI_CLK] = &gcc_usb20_mock_utmi_clk.clkr,
2725 [GCC_USB2A_PHY_SLEEP_CLK] = &gcc_usb2a_phy_sleep_clk.clkr,
2726 [GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
2727 [GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
2728 [GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
2729 [GCC_USB3_PHY_AUX_CLK] = &gcc_usb3_phy_aux_clk.clkr,
2730 [GCC_USB3_PHY_PIPE_CLK] = &gcc_usb3_phy_pipe_clk.clkr,
2731 [GCC_USB_HS_PHY_CFG_AHB_CLK] = &gcc_usb_hs_phy_cfg_ahb_clk.clkr,
2732 [GCC_USB_HS_SYSTEM_CLK] = &gcc_usb_hs_system_clk.clkr,
2733 [GCC_GFX3D_CLK_SRC] = &gfx3d_clk_src.clkr,
2734 [GCC_GP1_CLK_SRC] = &gp1_clk_src.clkr,
2735 [GCC_GP2_CLK_SRC] = &gp2_clk_src.clkr,
2736 [GCC_GP3_CLK_SRC] = &gp3_clk_src.clkr,
2737 [GCC_GPLL0_OUT_MAIN] = &gpll0_out_main.clkr,
2738 [GCC_GPLL0_AO_OUT_MAIN] = &gpll0_ao_out_main.clkr,
2739 [GCC_GPLL0_SLEEP_CLK_SRC] = &gpll0_sleep_clk_src.clkr,
2740 [GCC_GPLL1_OUT_MAIN] = &gpll1_out_main.clkr,
2741 [GCC_GPLL3_OUT_MAIN] = &gpll3_out_main.clkr,
2742 [GCC_GPLL4_OUT_MAIN] = &gpll4_out_main.clkr,
2743 [GCC_GPLL6] = &gpll6.clkr,
2745 [GCC_HDMI_APP_CLK_SRC] = &hdmi_app_clk_src.clkr,
2746 [GCC_HDMI_PCLK_CLK_SRC] = &hdmi_pclk_clk_src.clkr,
2747 [GCC_MDP_CLK_SRC] = &mdp_clk_src.clkr,
2748 [GCC_PCIE_0_AUX_CLK_SRC] = &pcie_0_aux_clk_src.clkr,
2749 [GCC_PCIE_0_PIPE_CLK_SRC] = &pcie_0_pipe_clk_src.clkr,
2750 [GCC_PCLK0_CLK_SRC] = &pclk0_clk_src.clkr,
2751 [GCC_PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
2752 [GCC_SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
2753 [GCC_SDCC1_ICE_CORE_CLK_SRC] = &sdcc1_ice_core_clk_src.clkr,
2754 [GCC_SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
2755 [GCC_USB20_MOCK_UTMI_CLK_SRC] = &usb20_mock_utmi_clk_src.clkr,
2756 [GCC_USB30_MASTER_CLK_SRC] = &usb30_master_clk_src.clkr,
2757 [GCC_USB30_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
2758 [GCC_USB3_PHY_AUX_CLK_SRC] = &usb3_phy_aux_clk_src.clkr,
2759 [GCC_USB_HS_SYSTEM_CLK_SRC] = &usb_hs_system_clk_src.clkr,
2760 [GCC_VSYNC_CLK_SRC] = &vsync_clk_src.clkr,
2761 [GCC_CDSP_BIMC_CLK_SRC] = &cdsp_bimc_clk_src.clkr,
2763 &gcc_usb_hs_inactivity_timers_clk.clkr,
2764 [GCC_BIMC_GPU_CLK] = &gcc_bimc_gpu_clk.clkr,
2765 [GCC_GTCU_AHB_CLK] = &gcc_gtcu_ahb_clk.clkr,
2766 [GCC_GFX_TCU_CLK] = &gcc_gfx_tcu_clk.clkr,
2767 [GCC_GFX_TBU_CLK] = &gcc_gfx_tbu_clk.clkr,
2768 [GCC_SMMU_CFG_CLK] = &gcc_smmu_cfg_clk.clkr,
2769 [GCC_APSS_TCU_CLK] = &gcc_apss_tcu_clk.clkr,
2770 [GCC_CDSP_TBU_CLK] = &gcc_cdsp_tbu_clk.clkr,
2771 [GCC_CRYPTO_AHB_CLK] = &gcc_crypto_ahb_clk.clkr,
2772 [GCC_CRYPTO_AXI_CLK] = &gcc_crypto_axi_clk.clkr,
2773 [GCC_CRYPTO_CLK] = &gcc_crypto_clk.clkr,
2774 [GCC_MDP_TBU_CLK] = &gcc_mdp_tbu_clk.clkr,
2775 [GCC_QDSS_DAP_CLK] = &gcc_qdss_dap_clk.clkr,
2776 [GCC_DCC_CLK] = &gcc_dcc_clk.clkr,
2777 [GCC_DCC_XO_CLK] = &gcc_dcc_xo_clk.clkr,
2778 [GCC_WCSS_Q6_AHB_CLK] = &gcc_wdsp_q6ss_ahbs_clk.clkr,
2779 [GCC_WCSS_Q6_AXIM_CLK] = &gcc_wdsp_q6ss_axim_clk.clkr,