Lines Matching refs:clkr

156 	.clkr = {
182 	.clkr.hw.init = &(struct clk_init_data){
193 	.clkr = {
219 	.clkr.hw.init = &(struct clk_init_data){
230 	.clkr = {
245 	.clkr.hw.init = &(struct clk_init_data)
266 	.clkr.hw.init = &(struct clk_init_data){
291 	.clkr.hw.init = &(struct clk_init_data){
305 	.clkr.hw.init = &(struct clk_init_data){
319 	.clkr.hw.init = &(struct clk_init_data){
333 	.clkr.hw.init = &(struct clk_init_data){
347 	.clkr.hw.init = &(struct clk_init_data){
361 	.clkr.hw.init = &(struct clk_init_data){
375 	.clkr.hw.init = &(struct clk_init_data){
408 	.clkr.hw.init = &(struct clk_init_data){
422 	.clkr.hw.init = &(struct clk_init_data){
436 	.clkr.hw.init = &(struct clk_init_data){
450 	.clkr.hw.init = &(struct clk_init_data){
464 	.clkr.hw.init = &(struct clk_init_data){
478 	.clkr.hw.init = &(struct clk_init_data){
492 	.clkr.hw.init = &(struct clk_init_data){
506 	.clkr.hw.init = &(struct clk_init_data){
520 	.clkr.hw.init = &(struct clk_init_data){
534 	.clkr.hw.init = &(struct clk_init_data){
548 	.clkr.hw.init = &(struct clk_init_data){
562 	.clkr.hw.init = &(struct clk_init_data){
583 	.clkr.hw.init = &(struct clk_init_data){
597 	.clkr.hw.init = &(struct clk_init_data){
611 	.clkr.hw.init = &(struct clk_init_data){
631 	.clkr.hw.init = &(struct clk_init_data){
652 	.clkr.hw.init = &(struct clk_init_data){
671 	.clkr.hw.init = &(struct clk_init_data){
690 	.clkr.hw.init = &(struct clk_init_data){
712 	.clkr.hw.init = &(struct clk_init_data){
738 	.clkr.hw.init = &(struct clk_init_data){
760 	.clkr.hw.init = &(struct clk_init_data){
786 	.clkr.hw.init = &(struct clk_init_data){
809 	.clkr.hw.init = &(struct clk_init_data){
830 	.clkr.hw.init = &(struct clk_init_data){
844 	.clkr.hw.init = &(struct clk_init_data){
865 	.clkr.hw.init = &(struct clk_init_data){
886 	.clkr.hw.init = &(struct clk_init_data){
906 	.clkr.hw.init = &(struct clk_init_data){
931 	.clkr.hw.init = &(struct clk_init_data){
952 	.clkr.hw.init = &(struct clk_init_data){
972 	.clkr.hw.init = &(struct clk_init_data){
983 	.clkr = {
1000 	.clkr = {
1017 	.clkr = {
1030 	.clkr = {
1043 	.clkr = {
1056 	.clkr = {
1069 	.clkr = {
1087 	.clkr = {
1105 	.clkr = {
1123 	.clkr = {
1141 	.clkr = {
1159 	.clkr = {
1177 	.clkr = {
1195 	.clkr = {
1213 	.clkr = {
1231 	.clkr = {
1249 	.clkr = {
1262 	.clkr = {
1280 	.clkr = {
1298 	.clkr = {
1316 	.clkr = {
1334 	.clkr = {
1352 	.clkr = {
1370 	.clkr = {
1388 	.clkr = {
1406 	.clkr = {
1424 	.clkr = {
1442 	.clkr = {
1455 	.clkr = {
1472 	.clkr = {
1488 	.clkr = {
1501 	.clkr = {
1519 	.clkr = {
1537 	.clkr = {
1555 	.clkr = {
1568 	.clkr = {
1581 	.clkr = {
1598 	.clkr = {
1615 	.clkr = {
1629 	.clkr = {
1647 	.clkr = {
1664 	.clkr = {
1681 	.clkr = {
1694 	.clkr = {
1706 	.clkr = {
1721 	.clkr = {
1733 	.clkr = {
1745 	.clkr = {
1758 	.clkr = {
1776 	.clkr = {
1789 	.clkr = {
1802 	.clkr = {
1815 	.clkr = {
1833 	.clkr = {
1846 	.clkr = {
1859 	.clkr = {
1872 	.clkr = {
1890 	.clkr = {
1908 	.clkr = {
1921 	.clkr = {
1939 	.clkr = {
1952 	.clkr = {
1970 	.clkr = {
1983 	.clkr = {
2001 	.clkr = {
2019 	.clkr = {
2032 	.clkr = {
2045 	.clkr = {
2058 	.clkr = {
2076 	.clkr = {
2094 	.clkr = {
2112 	.clkr = {
2125 	.clkr = {
2143 	.clkr = {
2161 	.clkr = {
2174 	.clkr = {
2187 	.clkr = {
2205 	.clkr = {
2218 	.clkr = {
2265 	[BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
2266 	[BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
2267 	[BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
2268 	[BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
2269 	[BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
2270 	[BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
2271 	[BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
2272 	[BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
2273 	[BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
2274 	[BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
2275 	[BLSP2_QUP1_I2C_APPS_CLK_SRC] = &blsp2_qup1_i2c_apps_clk_src.clkr,
2276 	[BLSP2_QUP1_SPI_APPS_CLK_SRC] = &blsp2_qup1_spi_apps_clk_src.clkr,
2277 	[BLSP2_QUP2_I2C_APPS_CLK_SRC] = &blsp2_qup2_i2c_apps_clk_src.clkr,
2278 	[BLSP2_QUP2_SPI_APPS_CLK_SRC] = &blsp2_qup2_spi_apps_clk_src.clkr,
2279 	[BLSP2_QUP3_I2C_APPS_CLK_SRC] = &blsp2_qup3_i2c_apps_clk_src.clkr,
2280 	[BLSP2_QUP3_SPI_APPS_CLK_SRC] = &blsp2_qup3_spi_apps_clk_src.clkr,
2281 	[BLSP2_QUP4_I2C_APPS_CLK_SRC] = &blsp2_qup4_i2c_apps_clk_src.clkr,
2282 	[BLSP2_QUP4_SPI_APPS_CLK_SRC] = &blsp2_qup4_spi_apps_clk_src.clkr,
2283 	[BLSP2_UART1_APPS_CLK_SRC] = &blsp2_uart1_apps_clk_src.clkr,
2284 	[BLSP2_UART2_APPS_CLK_SRC] = &blsp2_uart2_apps_clk_src.clkr,
2285 	[GCC_AGGRE2_UFS_AXI_CLK] = &gcc_aggre2_ufs_axi_clk.clkr,
2286 	[GCC_AGGRE2_USB3_AXI_CLK] = &gcc_aggre2_usb3_axi_clk.clkr,
2287 	[GCC_BIMC_GFX_CLK] = &gcc_bimc_gfx_clk.clkr,
2288 	[GCC_BIMC_HMSS_AXI_CLK] = &gcc_bimc_hmss_axi_clk.clkr,
2289 	[GCC_BIMC_MSS_Q6_AXI_CLK] = &gcc_bimc_mss_q6_axi_clk.clkr,
2290 	[GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
2291 	[GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
2292 	[GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
2293 	[GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
2294 	[GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
2295 	[GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
2296 	[GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
2297 	[GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
2298 	[GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
2299 	[GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
2300 	[GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
2301 	[GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
2302 	[GCC_BLSP2_QUP1_I2C_APPS_CLK] = &gcc_blsp2_qup1_i2c_apps_clk.clkr,
2303 	[GCC_BLSP2_QUP1_SPI_APPS_CLK] = &gcc_blsp2_qup1_spi_apps_clk.clkr,
2304 	[GCC_BLSP2_QUP2_I2C_APPS_CLK] = &gcc_blsp2_qup2_i2c_apps_clk.clkr,
2305 	[GCC_BLSP2_QUP2_SPI_APPS_CLK] = &gcc_blsp2_qup2_spi_apps_clk.clkr,
2306 	[GCC_BLSP2_QUP3_I2C_APPS_CLK] = &gcc_blsp2_qup3_i2c_apps_clk.clkr,
2307 	[GCC_BLSP2_QUP3_SPI_APPS_CLK] = &gcc_blsp2_qup3_spi_apps_clk.clkr,
2308 	[GCC_BLSP2_QUP4_I2C_APPS_CLK] = &gcc_blsp2_qup4_i2c_apps_clk.clkr,
2309 	[GCC_BLSP2_QUP4_SPI_APPS_CLK] = &gcc_blsp2_qup4_spi_apps_clk.clkr,
2310 	[GCC_BLSP2_UART1_APPS_CLK] = &gcc_blsp2_uart1_apps_clk.clkr,
2311 	[GCC_BLSP2_UART2_APPS_CLK] = &gcc_blsp2_uart2_apps_clk.clkr,
2312 	[GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2313 	[GCC_CFG_NOC_USB2_AXI_CLK] = &gcc_cfg_noc_usb2_axi_clk.clkr,
2314 	[GCC_CFG_NOC_USB3_AXI_CLK] = &gcc_cfg_noc_usb3_axi_clk.clkr,
2315 	[GCC_DCC_AHB_CLK] = &gcc_dcc_ahb_clk.clkr,
2316 	[GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2317 	[GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2318 	[GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2319 	[GCC_GPU_BIMC_GFX_CLK] = &gcc_gpu_bimc_gfx_clk.clkr,
2320 	[GCC_GPU_CFG_AHB_CLK] = &gcc_gpu_cfg_ahb_clk.clkr,
2321 	[GCC_GPU_GPLL0_CLK] = &gcc_gpu_gpll0_clk.clkr,
2322 	[GCC_GPU_GPLL0_DIV_CLK] = &gcc_gpu_gpll0_div_clk.clkr,
2323 	[GCC_HMSS_DVM_BUS_CLK] = &gcc_hmss_dvm_bus_clk.clkr,
2324 	[GCC_HMSS_RBCPR_CLK] = &gcc_hmss_rbcpr_clk.clkr,
2325 	[GCC_MMSS_GPLL0_CLK] = &gcc_mmss_gpll0_clk.clkr,
2326 	[GCC_MMSS_GPLL0_DIV_CLK] = &gcc_mmss_gpll0_div_clk.clkr,
2327 	[GCC_MMSS_NOC_CFG_AHB_CLK] = &gcc_mmss_noc_cfg_ahb_clk.clkr,
2328 	[GCC_MMSS_SYS_NOC_AXI_CLK] = &gcc_mmss_sys_noc_axi_clk.clkr,
2329 	[GCC_MSS_CFG_AHB_CLK] = &gcc_mss_cfg_ahb_clk.clkr,
2330 	[GCC_MSS_MNOC_BIMC_AXI_CLK] = &gcc_mss_mnoc_bimc_axi_clk.clkr,
2331 	[GCC_MSS_Q6_BIMC_AXI_CLK] = &gcc_mss_q6_bimc_axi_clk.clkr,
2332 	[GCC_MSS_SNOC_AXI_CLK] = &gcc_mss_snoc_axi_clk.clkr,
2333 	[GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2334 	[GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2335 	[GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
2336 	[GCC_QSPI_AHB_CLK] = &gcc_qspi_ahb_clk.clkr,
2337 	[GCC_QSPI_SER_CLK] = &gcc_qspi_ser_clk.clkr,
2338 	[GCC_RX0_USB2_CLKREF_CLK] = &gcc_rx0_usb2_clkref_clk.clkr,
2339 	[GCC_RX1_USB2_CLKREF_CLK] = &gcc_rx1_usb2_clkref_clk.clkr,
2340 	[GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
2341 	[GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
2342 	[GCC_SDCC1_ICE_CORE_CLK] = &gcc_sdcc1_ice_core_clk.clkr,
2343 	[GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2344 	[GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2345 	[GCC_UFS_AHB_CLK] = &gcc_ufs_ahb_clk.clkr,
2346 	[GCC_UFS_AXI_CLK] = &gcc_ufs_axi_clk.clkr,
2347 	[GCC_UFS_CLKREF_CLK] = &gcc_ufs_clkref_clk.clkr,
2348 	[GCC_UFS_ICE_CORE_CLK] = &gcc_ufs_ice_core_clk.clkr,
2349 	[GCC_UFS_PHY_AUX_CLK] = &gcc_ufs_phy_aux_clk.clkr,
2350 	[GCC_UFS_RX_SYMBOL_0_CLK] = &gcc_ufs_rx_symbol_0_clk.clkr,
2351 	[GCC_UFS_RX_SYMBOL_1_CLK] = &gcc_ufs_rx_symbol_1_clk.clkr,
2352 	[GCC_UFS_TX_SYMBOL_0_CLK] = &gcc_ufs_tx_symbol_0_clk.clkr,
2353 	[GCC_UFS_UNIPRO_CORE_CLK] = &gcc_ufs_unipro_core_clk.clkr,
2354 	[GCC_USB20_MASTER_CLK] = &gcc_usb20_master_clk.clkr,
2355 	[GCC_USB20_MOCK_UTMI_CLK] = &gcc_usb20_mock_utmi_clk.clkr,
2356 	[GCC_USB20_SLEEP_CLK] = &gcc_usb20_sleep_clk.clkr,
2357 	[GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
2358 	[GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
2359 	[GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
2360 	[GCC_USB3_CLKREF_CLK] = &gcc_usb3_clkref_clk.clkr,
2361 	[GCC_USB3_PHY_AUX_CLK] = &gcc_usb3_phy_aux_clk.clkr,
2362 	[GCC_USB3_PHY_PIPE_CLK] = &gcc_usb3_phy_pipe_clk.clkr,
2363 	[GCC_USB_PHY_CFG_AHB2PHY_CLK] = &gcc_usb_phy_cfg_ahb2phy_clk.clkr,
2364 	[GP1_CLK_SRC] = &gp1_clk_src.clkr,
2365 	[GP2_CLK_SRC] = &gp2_clk_src.clkr,
2366 	[GP3_CLK_SRC] = &gp3_clk_src.clkr,
2367 	[GPLL0] = &gpll0.clkr,
2368 	[GPLL0_EARLY] = &gpll0_early.clkr,
2369 	[GPLL1] = &gpll1.clkr,
2370 	[GPLL1_EARLY] = &gpll1_early.clkr,
2371 	[GPLL4] = &gpll4.clkr,
2372 	[GPLL4_EARLY] = &gpll4_early.clkr,
2373 	[HMSS_GPLL0_CLK_SRC] = &hmss_gpll0_clk_src.clkr,
2374 	[HMSS_GPLL4_CLK_SRC] = &hmss_gpll4_clk_src.clkr,
2375 	[HMSS_RBCPR_CLK_SRC] = &hmss_rbcpr_clk_src.clkr,
2376 	[PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
2377 	[QSPI_SER_CLK_SRC] = &qspi_ser_clk_src.clkr,
2378 	[SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
2379 	[SDCC1_ICE_CORE_CLK_SRC] = &sdcc1_ice_core_clk_src.clkr,
2380 	[SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
2381 	[UFS_AXI_CLK_SRC] = &ufs_axi_clk_src.clkr,
2382 	[UFS_ICE_CORE_CLK_SRC] = &ufs_ice_core_clk_src.clkr,
2383 	[UFS_PHY_AUX_CLK_SRC] = &ufs_phy_aux_clk_src.clkr,
2384 	[UFS_UNIPRO_CORE_CLK_SRC] = &ufs_unipro_core_clk_src.clkr,
2385 	[USB20_MASTER_CLK_SRC] = &usb20_master_clk_src.clkr,
2386 	[USB20_MOCK_UTMI_CLK_SRC] = &usb20_mock_utmi_clk_src.clkr,
2387 	[USB30_MASTER_CLK_SRC] = &usb30_master_clk_src.clkr,
2388 	[USB30_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
2389 	[USB3_PHY_AUX_CLK_SRC] = &usb3_phy_aux_clk_src.clkr,