Lines Matching refs:clkr
116 .clkr.hw.init = &(struct clk_init_data){
132 .clkr.hw.init = &(struct clk_init_data){
190 .clkr = {
205 .clkr = {
239 .clkr = {
254 .clkr = {
288 .clkr = {
303 .clkr = {
343 .clkr = {
358 .clkr = {
374 .clkr = {
407 .clkr = {
422 .clkr = {
438 .clkr = {
471 .clkr = {
486 .clkr = {
502 .clkr = {
520 struct clk_regmap clkr; member
524 container_of(to_clk_regmap(_hw), struct clk_pix_rdi, clkr)
553 regmap_update_bits(rdi->clkr.regmap, rdi->s2_reg, rdi->s2_mask, val); in pix_rdi_set_parent()
564 regmap_update_bits(rdi->clkr.regmap, rdi->s_reg, rdi->s_mask, val); in pix_rdi_set_parent()
586 regmap_read(rdi->clkr.regmap, rdi->s2_reg, &val); in pix_rdi_get_parent()
590 regmap_read(rdi->clkr.regmap, rdi->s_reg, &val); in pix_rdi_get_parent()
616 .clkr = {
633 .clkr = {
650 .clkr = {
667 .clkr = {
684 .clkr = {
723 .clkr = {
740 .clkr = {
756 .clkr = {
772 .clkr = {
833 .clkr = {
848 .clkr = {
893 .clkr = {
908 .clkr = {
994 .clkr = {
1016 .clkr = {
1072 .clkr = {
1087 .clkr = {
1103 .clkr = {
1151 .clkr = {
1166 .clkr = {
1199 .clkr = {
1214 .clkr = {
1279 .clkr = {
1294 .clkr = {
1310 .clkr = {
1326 .clkr = {
1378 .clkr = {
1393 .clkr = {
1441 .clkr = {
1459 .clkr = {
1475 .clkr = {
1491 .clkr = {
1507 .clkr = {
1523 .clkr = {
1539 .clkr = {
1555 .clkr = {
1612 .clkr = {
1627 .clkr = {
1663 .clkr = {
1678 .clkr = {
1731 .clkr = {
1746 .clkr = {
1762 .clkr = {
1778 .clkr = {
1793 .clkr = {
1808 .clkr = {
1821 .clkr = {
1836 .clkr = {
1851 .clkr = {
1866 .clkr = {
1879 .clkr = {
1894 .clkr = {
1909 .clkr = {
1924 .clkr = {
1939 .clkr = {
1954 .clkr = {
1967 .clkr = {
1980 .clkr = {
1993 .clkr = {
2008 .clkr = {
2021 .clkr = {
2036 .clkr = {
2065 .clkr = {
2081 .clkr = {
2113 .clkr = {
2129 .clkr = {
2152 .clkr = {
2168 .clkr = {
2191 .clkr = {
2207 .clkr = {
2230 .clkr = {
2245 .clkr = {
2268 .clkr = {
2283 .clkr = {
2315 .clkr = {
2330 .clkr = {
2362 .clkr = {
2377 .clkr = {
2395 .clkr = {
2410 .clkr = {
2425 .clkr = {
2440 .clkr = {
2455 .clkr = {
2468 .clkr = {
2483 .clkr = {
2496 .clkr = {
2509 .clkr = {
2522 .clkr = {
2537 .clkr = {
2550 .clkr = {
2563 .clkr = {
2578 .clkr = {
2591 .clkr = {
2604 .clkr = {
2615 [TV_ENC_AHB_CLK] = &tv_enc_ahb_clk.clkr,
2616 [AMP_AHB_CLK] = &_ahb_clk.clkr,
2617 [DSI2_S_AHB_CLK] = &dsi2_s_ahb_clk.clkr,
2618 [JPEGD_AHB_CLK] = &jpegd_ahb_clk.clkr,
2619 [GFX2D0_AHB_CLK] = &gfx2d0_ahb_clk.clkr,
2620 [DSI_S_AHB_CLK] = &dsi_s_ahb_clk.clkr,
2621 [DSI2_M_AHB_CLK] = &dsi2_m_ahb_clk.clkr,
2622 [VPE_AHB_CLK] = &vpe_ahb_clk.clkr,
2623 [SMMU_AHB_CLK] = &smmu_ahb_clk.clkr,
2624 [HDMI_M_AHB_CLK] = &hdmi_m_ahb_clk.clkr,
2625 [VFE_AHB_CLK] = &vfe_ahb_clk.clkr,
2626 [ROT_AHB_CLK] = &rot_ahb_clk.clkr,
2627 [VCODEC_AHB_CLK] = &vcodec_ahb_clk.clkr,
2628 [MDP_AHB_CLK] = &mdp_ahb_clk.clkr,
2629 [DSI_M_AHB_CLK] = &dsi_m_ahb_clk.clkr,
2630 [CSI_AHB_CLK] = &csi_ahb_clk.clkr,
2631 [MMSS_IMEM_AHB_CLK] = &mmss_imem_ahb_clk.clkr,
2632 [IJPEG_AHB_CLK] = &ijpeg_ahb_clk.clkr,
2633 [HDMI_S_AHB_CLK] = &hdmi_s_ahb_clk.clkr,
2634 [GFX3D_AHB_CLK] = &gfx3d_ahb_clk.clkr,
2635 [GFX2D1_AHB_CLK] = &gfx2d1_ahb_clk.clkr,
2636 [JPEGD_AXI_CLK] = &jpegd_axi_clk.clkr,
2637 [GMEM_AXI_CLK] = &gmem_axi_clk.clkr,
2638 [MDP_AXI_CLK] = &mdp_axi_clk.clkr,
2639 [MMSS_IMEM_AXI_CLK] = &mmss_imem_axi_clk.clkr,
2640 [IJPEG_AXI_CLK] = &ijpeg_axi_clk.clkr,
2641 [GFX3D_AXI_CLK] = &gfx3d_axi_clk.clkr,
2642 [VCODEC_AXI_CLK] = &vcodec_axi_clk.clkr,
2643 [VFE_AXI_CLK] = &vfe_axi_clk.clkr,
2644 [VPE_AXI_CLK] = &vpe_axi_clk.clkr,
2645 [ROT_AXI_CLK] = &rot_axi_clk.clkr,
2646 [VCODEC_AXI_A_CLK] = &vcodec_axi_a_clk.clkr,
2647 [VCODEC_AXI_B_CLK] = &vcodec_axi_b_clk.clkr,
2648 [CSI0_SRC] = &csi0_src.clkr,
2649 [CSI0_CLK] = &csi0_clk.clkr,
2650 [CSI0_PHY_CLK] = &csi0_phy_clk.clkr,
2651 [CSI1_SRC] = &csi1_src.clkr,
2652 [CSI1_CLK] = &csi1_clk.clkr,
2653 [CSI1_PHY_CLK] = &csi1_phy_clk.clkr,
2654 [CSI2_SRC] = &csi2_src.clkr,
2655 [CSI2_CLK] = &csi2_clk.clkr,
2656 [CSI2_PHY_CLK] = &csi2_phy_clk.clkr,
2657 [DSI_SRC] = &dsi1_src.clkr,
2658 [DSI_CLK] = &dsi1_clk.clkr,
2659 [CSI_PIX_CLK] = &csi_pix_clk.clkr,
2660 [CSI_RDI_CLK] = &csi_rdi_clk.clkr,
2661 [MDP_VSYNC_CLK] = &mdp_vsync_clk.clkr,
2662 [HDMI_APP_CLK] = &hdmi_app_clk.clkr,
2663 [CSI_PIX1_CLK] = &csi_pix1_clk.clkr,
2664 [CSI_RDI2_CLK] = &csi_rdi2_clk.clkr,
2665 [CSI_RDI1_CLK] = &csi_rdi1_clk.clkr,
2666 [GFX2D0_SRC] = &gfx2d0_src.clkr,
2667 [GFX2D0_CLK] = &gfx2d0_clk.clkr,
2668 [GFX2D1_SRC] = &gfx2d1_src.clkr,
2669 [GFX2D1_CLK] = &gfx2d1_clk.clkr,
2670 [GFX3D_SRC] = &gfx3d_src.clkr,
2671 [GFX3D_CLK] = &gfx3d_clk.clkr,
2672 [IJPEG_SRC] = &ijpeg_src.clkr,
2673 [IJPEG_CLK] = &ijpeg_clk.clkr,
2674 [JPEGD_SRC] = &jpegd_src.clkr,
2675 [JPEGD_CLK] = &jpegd_clk.clkr,
2676 [MDP_SRC] = &mdp_src.clkr,
2677 [MDP_CLK] = &mdp_clk.clkr,
2678 [MDP_LUT_CLK] = &mdp_lut_clk.clkr,
2679 [DSI2_PIXEL_SRC] = &dsi2_pixel_src.clkr,
2680 [DSI2_PIXEL_CLK] = &dsi2_pixel_clk.clkr,
2681 [DSI2_SRC] = &dsi2_src.clkr,
2682 [DSI2_CLK] = &dsi2_clk.clkr,
2683 [DSI1_BYTE_SRC] = &dsi1_byte_src.clkr,
2684 [DSI1_BYTE_CLK] = &dsi1_byte_clk.clkr,
2685 [DSI2_BYTE_SRC] = &dsi2_byte_src.clkr,
2686 [DSI2_BYTE_CLK] = &dsi2_byte_clk.clkr,
2687 [DSI1_ESC_SRC] = &dsi1_esc_src.clkr,
2688 [DSI1_ESC_CLK] = &dsi1_esc_clk.clkr,
2689 [DSI2_ESC_SRC] = &dsi2_esc_src.clkr,
2690 [DSI2_ESC_CLK] = &dsi2_esc_clk.clkr,
2691 [ROT_SRC] = &rot_src.clkr,
2692 [ROT_CLK] = &rot_clk.clkr,
2693 [TV_ENC_CLK] = &tv_enc_clk.clkr,
2694 [TV_DAC_CLK] = &tv_dac_clk.clkr,
2695 [HDMI_TV_CLK] = &hdmi_tv_clk.clkr,
2696 [MDP_TV_CLK] = &mdp_tv_clk.clkr,
2697 [TV_SRC] = &tv_src.clkr,
2698 [VCODEC_SRC] = &vcodec_src.clkr,
2699 [VCODEC_CLK] = &vcodec_clk.clkr,
2700 [VFE_SRC] = &vfe_src.clkr,
2701 [VFE_CLK] = &vfe_clk.clkr,
2702 [VFE_CSI_CLK] = &vfe_csi_clk.clkr,
2703 [VPE_SRC] = &vpe_src.clkr,
2704 [VPE_CLK] = &vpe_clk.clkr,
2705 [DSI_PIXEL_SRC] = &dsi1_pixel_src.clkr,
2706 [DSI_PIXEL_CLK] = &dsi1_pixel_clk.clkr,
2707 [CAMCLK0_SRC] = &camclk0_src.clkr,
2708 [CAMCLK0_CLK] = &camclk0_clk.clkr,
2709 [CAMCLK1_SRC] = &camclk1_src.clkr,
2710 [CAMCLK1_CLK] = &camclk1_clk.clkr,
2711 [CAMCLK2_SRC] = &camclk2_src.clkr,
2712 [CAMCLK2_CLK] = &camclk2_clk.clkr,
2713 [CSIPHYTIMER_SRC] = &csiphytimer_src.clkr,
2714 [CSIPHY2_TIMER_CLK] = &csiphy2_timer_clk.clkr,
2715 [CSIPHY1_TIMER_CLK] = &csiphy1_timer_clk.clkr,
2716 [CSIPHY0_TIMER_CLK] = &csiphy0_timer_clk.clkr,
2717 [PLL2] = &pll2.clkr,
2799 [AMP_AHB_CLK] = &_ahb_clk.clkr,
2800 [DSI2_S_AHB_CLK] = &dsi2_s_ahb_clk.clkr,
2801 [JPEGD_AHB_CLK] = &jpegd_ahb_clk.clkr,
2802 [DSI_S_AHB_CLK] = &dsi_s_ahb_clk.clkr,
2803 [DSI2_M_AHB_CLK] = &dsi2_m_ahb_clk.clkr,
2804 [VPE_AHB_CLK] = &vpe_ahb_clk.clkr,
2805 [SMMU_AHB_CLK] = &smmu_ahb_clk.clkr,
2806 [HDMI_M_AHB_CLK] = &hdmi_m_ahb_clk.clkr,
2807 [VFE_AHB_CLK] = &vfe_ahb_clk.clkr,
2808 [ROT_AHB_CLK] = &rot_ahb_clk.clkr,
2809 [VCODEC_AHB_CLK] = &vcodec_ahb_clk.clkr,
2810 [MDP_AHB_CLK] = &mdp_ahb_clk.clkr,
2811 [DSI_M_AHB_CLK] = &dsi_m_ahb_clk.clkr,
2812 [CSI_AHB_CLK] = &csi_ahb_clk.clkr,
2813 [MMSS_IMEM_AHB_CLK] = &mmss_imem_ahb_clk.clkr,
2814 [IJPEG_AHB_CLK] = &ijpeg_ahb_clk.clkr,
2815 [HDMI_S_AHB_CLK] = &hdmi_s_ahb_clk.clkr,
2816 [GFX3D_AHB_CLK] = &gfx3d_ahb_clk.clkr,
2817 [JPEGD_AXI_CLK] = &jpegd_axi_clk.clkr,
2818 [GMEM_AXI_CLK] = &gmem_axi_clk.clkr,
2819 [MDP_AXI_CLK] = &mdp_axi_clk.clkr,
2820 [MMSS_IMEM_AXI_CLK] = &mmss_imem_axi_clk.clkr,
2821 [IJPEG_AXI_CLK] = &ijpeg_axi_clk.clkr,
2822 [GFX3D_AXI_CLK] = &gfx3d_axi_clk.clkr,
2823 [VCODEC_AXI_CLK] = &vcodec_axi_clk.clkr,
2824 [VFE_AXI_CLK] = &vfe_axi_clk.clkr,
2825 [VPE_AXI_CLK] = &vpe_axi_clk.clkr,
2826 [ROT_AXI_CLK] = &rot_axi_clk.clkr,
2827 [VCODEC_AXI_A_CLK] = &vcodec_axi_a_clk.clkr,
2828 [VCODEC_AXI_B_CLK] = &vcodec_axi_b_clk.clkr,
2829 [CSI0_SRC] = &csi0_src.clkr,
2830 [CSI0_CLK] = &csi0_clk.clkr,
2831 [CSI0_PHY_CLK] = &csi0_phy_clk.clkr,
2832 [CSI1_SRC] = &csi1_src.clkr,
2833 [CSI1_CLK] = &csi1_clk.clkr,
2834 [CSI1_PHY_CLK] = &csi1_phy_clk.clkr,
2835 [CSI2_SRC] = &csi2_src.clkr,
2836 [CSI2_CLK] = &csi2_clk.clkr,
2837 [CSI2_PHY_CLK] = &csi2_phy_clk.clkr,
2838 [DSI_SRC] = &dsi1_src.clkr,
2839 [DSI_CLK] = &dsi1_clk.clkr,
2840 [CSI_PIX_CLK] = &csi_pix_clk.clkr,
2841 [CSI_RDI_CLK] = &csi_rdi_clk.clkr,
2842 [MDP_VSYNC_CLK] = &mdp_vsync_clk.clkr,
2843 [HDMI_APP_CLK] = &hdmi_app_clk.clkr,
2844 [CSI_PIX1_CLK] = &csi_pix1_clk.clkr,
2845 [CSI_RDI2_CLK] = &csi_rdi2_clk.clkr,
2846 [CSI_RDI1_CLK] = &csi_rdi1_clk.clkr,
2847 [GFX3D_SRC] = &gfx3d_src.clkr,
2848 [GFX3D_CLK] = &gfx3d_clk.clkr,
2849 [IJPEG_SRC] = &ijpeg_src.clkr,
2850 [IJPEG_CLK] = &ijpeg_clk.clkr,
2851 [JPEGD_SRC] = &jpegd_src.clkr,
2852 [JPEGD_CLK] = &jpegd_clk.clkr,
2853 [MDP_SRC] = &mdp_src.clkr,
2854 [MDP_CLK] = &mdp_clk.clkr,
2855 [MDP_LUT_CLK] = &mdp_lut_clk.clkr,
2856 [DSI2_PIXEL_SRC] = &dsi2_pixel_src.clkr,
2857 [DSI2_PIXEL_CLK] = &dsi2_pixel_clk.clkr,
2858 [DSI2_SRC] = &dsi2_src.clkr,
2859 [DSI2_CLK] = &dsi2_clk.clkr,
2860 [DSI1_BYTE_SRC] = &dsi1_byte_src.clkr,
2861 [DSI1_BYTE_CLK] = &dsi1_byte_clk.clkr,
2862 [DSI2_BYTE_SRC] = &dsi2_byte_src.clkr,
2863 [DSI2_BYTE_CLK] = &dsi2_byte_clk.clkr,
2864 [DSI1_ESC_SRC] = &dsi1_esc_src.clkr,
2865 [DSI1_ESC_CLK] = &dsi1_esc_clk.clkr,
2866 [DSI2_ESC_SRC] = &dsi2_esc_src.clkr,
2867 [DSI2_ESC_CLK] = &dsi2_esc_clk.clkr,
2868 [ROT_SRC] = &rot_src.clkr,
2869 [ROT_CLK] = &rot_clk.clkr,
2870 [TV_DAC_CLK] = &tv_dac_clk.clkr,
2871 [HDMI_TV_CLK] = &hdmi_tv_clk.clkr,
2872 [MDP_TV_CLK] = &mdp_tv_clk.clkr,
2873 [TV_SRC] = &tv_src.clkr,
2874 [VCODEC_SRC] = &vcodec_src.clkr,
2875 [VCODEC_CLK] = &vcodec_clk.clkr,
2876 [VFE_SRC] = &vfe_src.clkr,
2877 [VFE_CLK] = &vfe_clk.clkr,
2878 [VFE_CSI_CLK] = &vfe_csi_clk.clkr,
2879 [VPE_SRC] = &vpe_src.clkr,
2880 [VPE_CLK] = &vpe_clk.clkr,
2881 [DSI_PIXEL_SRC] = &dsi1_pixel_src.clkr,
2882 [DSI_PIXEL_CLK] = &dsi1_pixel_clk.clkr,
2883 [CAMCLK0_SRC] = &camclk0_src.clkr,
2884 [CAMCLK0_CLK] = &camclk0_clk.clkr,
2885 [CAMCLK1_SRC] = &camclk1_src.clkr,
2886 [CAMCLK1_CLK] = &camclk1_clk.clkr,
2887 [CAMCLK2_SRC] = &camclk2_src.clkr,
2888 [CAMCLK2_CLK] = &camclk2_clk.clkr,
2889 [CSIPHYTIMER_SRC] = &csiphytimer_src.clkr,
2890 [CSIPHY2_TIMER_CLK] = &csiphy2_timer_clk.clkr,
2891 [CSIPHY1_TIMER_CLK] = &csiphy1_timer_clk.clkr,
2892 [CSIPHY0_TIMER_CLK] = &csiphy0_timer_clk.clkr,
2893 [PLL2] = &pll2.clkr,
2894 [RGB_TV_CLK] = &rgb_tv_clk.clkr,
2895 [NPL_TV_CLK] = &npl_tv_clk.clkr,
2896 [VCAP_AHB_CLK] = &vcap_ahb_clk.clkr,
2897 [VCAP_AXI_CLK] = &vcap_axi_clk.clkr,
2898 [VCAP_SRC] = &vcap_src.clkr,
2899 [VCAP_CLK] = &vcap_clk.clkr,
2900 [VCAP_NPL_CLK] = &vcap_npl_clk.clkr,
2901 [PLL15] = &pll15.clkr,
3036 gfx3d_src.clkr.hw.init = &gfx3d_8064_init; in mmcc_msm8960_probe()