Lines Matching refs:clkr
263 .clkr = {
279 .clkr.hw.init = &(struct clk_init_data){
293 .clkr = {
309 .clkr.hw.init = &(struct clk_init_data){
323 .clkr.hw.init = &(struct clk_init_data){
335 .clkr.hw.init = &(struct clk_init_data){
349 .clkr.hw.init = &(struct clk_init_data){
361 .clkr.hw.init = &(struct clk_init_data){
375 .clkr.hw.init = &(struct clk_init_data){
387 .clkr.hw.init = &(struct clk_init_data){
401 .clkr.hw.init = &(struct clk_init_data){
413 .clkr.hw.init = &(struct clk_init_data){
427 .clkr.hw.init = &(struct clk_init_data){
439 .clkr.hw.init = &(struct clk_init_data){
453 .clkr.hw.init = &(struct clk_init_data){
465 .clkr.hw.init = &(struct clk_init_data){
486 .clkr.hw.init = &(struct clk_init_data){
510 .clkr.hw.init = &(struct clk_init_data){
523 .clkr.hw.init = &(struct clk_init_data){
535 .clkr.hw.init = &(struct clk_init_data){
554 .clkr.hw.init = &(struct clk_init_data){
566 .clkr.hw.init = &(struct clk_init_data){
585 .clkr.hw.init = &(struct clk_init_data){
607 .clkr.hw.init = &(struct clk_init_data){
621 .clkr.hw.init = &(struct clk_init_data){
635 .clkr.hw.init = &(struct clk_init_data){
648 .clkr.hw.init = &(struct clk_init_data){
662 .clkr.hw.init = &(struct clk_init_data){
689 .clkr.hw.init = &(struct clk_init_data){
707 .clkr.hw.init = &(struct clk_init_data){
726 .clkr.hw.init = &(struct clk_init_data){
744 .clkr.hw.init = &(struct clk_init_data){
756 .clkr.hw.init = &(struct clk_init_data){
769 .clkr.hw.init = &(struct clk_init_data){
788 .clkr.hw.init = &(struct clk_init_data){
801 .clkr.hw.init = &(struct clk_init_data){
825 .clkr.hw.init = &(struct clk_init_data){
839 .clkr.hw.init = &(struct clk_init_data){
867 .clkr.hw.init = &(struct clk_init_data){
881 .clkr.hw.init = &(struct clk_init_data){
895 .clkr.hw.init = &(struct clk_init_data){
909 .clkr.hw.init = &(struct clk_init_data){
931 .clkr.hw.init = &(struct clk_init_data){
951 .clkr.hw.init = &(struct clk_init_data){
964 .clkr.hw.init = &(struct clk_init_data){
977 .clkr.hw.init = &(struct clk_init_data){
998 .clkr.hw.init = &(struct clk_init_data){
1011 .clkr.hw.init = &(struct clk_init_data){
1024 .clkr.hw.init = &(struct clk_init_data){
1047 .clkr.hw.init = &(struct clk_init_data){
1069 .clkr.hw.init = &(struct clk_init_data){
1082 .clkr.hw.init = &(struct clk_init_data){
1105 .clkr.hw.init = &(struct clk_init_data){
1118 .clkr.hw.init = &(struct clk_init_data){
1140 .clkr.hw.init = &(struct clk_init_data){
1162 .clkr.hw.init = &(struct clk_init_data){
1175 .clkr.hw.init = &(struct clk_init_data){
1188 .clkr.hw.init = &(struct clk_init_data){
1201 .clkr.hw.init = &(struct clk_init_data){
1221 .clkr.hw.init = &(struct clk_init_data){
1231 .clkr = {
1246 .clkr = {
1261 .clkr = {
1276 .clkr = {
1290 .clkr = {
1305 .clkr = {
1320 .clkr = {
1335 .clkr = {
1350 .clkr = {
1365 .clkr = {
1380 .clkr = {
1395 .clkr = {
1410 .clkr = {
1425 .clkr = {
1440 .clkr = {
1455 .clkr = {
1470 .clkr = {
1485 .clkr = {
1500 .clkr = {
1515 .clkr = {
1530 .clkr = {
1545 .clkr = {
1560 .clkr = {
1575 .clkr = {
1590 .clkr = {
1605 .clkr = {
1620 .clkr = {
1635 .clkr = {
1650 .clkr = {
1665 .clkr = {
1680 .clkr = {
1695 .clkr = {
1710 .clkr = {
1725 .clkr = {
1740 .clkr = {
1755 .clkr = {
1770 .clkr = {
1785 .clkr = {
1800 .clkr = {
1815 .clkr = {
1830 .clkr = {
1845 .clkr = {
1860 .clkr = {
1875 .clkr = {
1890 .clkr = {
1905 .clkr = {
1920 .clkr = {
1935 .clkr = {
1950 .clkr = {
1965 .clkr = {
1980 .clkr = {
1995 .clkr = {
2010 .clkr = {
2025 .clkr = {
2040 .clkr = {
2055 .clkr = {
2070 .clkr = {
2085 .clkr = {
2100 .clkr = {
2115 .clkr = {
2130 .clkr = {
2145 .clkr = {
2160 .clkr = {
2175 .clkr = {
2190 .clkr = {
2205 .clkr = {
2220 .clkr = {
2235 .clkr = {
2250 .clkr = {
2265 .clkr = {
2280 .clkr = {
2295 .clkr = {
2310 .clkr = {
2325 .clkr = {
2340 .clkr = {
2355 .clkr = {
2370 .clkr = {
2385 .clkr = {
2400 .clkr = {
2415 .clkr = {
2430 .clkr = {
2445 .clkr = {
2460 .clkr = {
2475 .clkr = {
2490 .clkr = {
2505 .clkr = {
2520 .clkr = {
2535 .clkr = {
2550 .clkr = {
2565 .clkr = {
2580 .clkr = {
2595 .clkr = {
2610 .clkr = {
2625 .clkr = {
2640 .clkr = {
2655 .clkr = {
2670 .clkr = {
2685 .clkr = {
2700 .clkr = {
2715 .clkr = {
2730 .clkr = {
2745 .clkr = {
2760 .clkr = {
2775 .clkr = {
2790 .clkr = {
2805 .clkr = {
2820 .clkr = {
2835 .clkr = {
2850 .clkr = {
2865 .clkr = {
2880 .clkr = {
3073 [MMPLL0_EARLY] = &mmpll0_early.clkr,
3074 [MMPLL0_PLL] = &mmpll0.clkr,
3075 [MMPLL1_EARLY] = &mmpll1_early.clkr,
3076 [MMPLL1_PLL] = &mmpll1.clkr,
3077 [MMPLL2_EARLY] = &mmpll2_early.clkr,
3078 [MMPLL2_PLL] = &mmpll2.clkr,
3079 [MMPLL3_EARLY] = &mmpll3_early.clkr,
3080 [MMPLL3_PLL] = &mmpll3.clkr,
3081 [MMPLL4_EARLY] = &mmpll4_early.clkr,
3082 [MMPLL4_PLL] = &mmpll4.clkr,
3083 [MMPLL5_EARLY] = &mmpll5_early.clkr,
3084 [MMPLL5_PLL] = &mmpll5.clkr,
3085 [MMPLL8_EARLY] = &mmpll8_early.clkr,
3086 [MMPLL8_PLL] = &mmpll8.clkr,
3087 [MMPLL9_EARLY] = &mmpll9_early.clkr,
3088 [MMPLL9_PLL] = &mmpll9.clkr,
3089 [AHB_CLK_SRC] = &ahb_clk_src.clkr,
3090 [AXI_CLK_SRC] = &axi_clk_src.clkr,
3091 [MAXI_CLK_SRC] = &maxi_clk_src.clkr,
3092 [GFX3D_CLK_SRC] = &gfx3d_clk_src.clkr,
3093 [RBBMTIMER_CLK_SRC] = &rbbmtimer_clk_src.clkr,
3094 [ISENSE_CLK_SRC] = &isense_clk_src.clkr,
3095 [RBCPR_CLK_SRC] = &rbcpr_clk_src.clkr,
3096 [VIDEO_CORE_CLK_SRC] = &video_core_clk_src.clkr,
3097 [VIDEO_SUBCORE0_CLK_SRC] = &video_subcore0_clk_src.clkr,
3098 [VIDEO_SUBCORE1_CLK_SRC] = &video_subcore1_clk_src.clkr,
3099 [PCLK0_CLK_SRC] = &pclk0_clk_src.clkr,
3100 [PCLK1_CLK_SRC] = &pclk1_clk_src.clkr,
3101 [MDP_CLK_SRC] = &mdp_clk_src.clkr,
3102 [EXTPCLK_CLK_SRC] = &extpclk_clk_src.clkr,
3103 [VSYNC_CLK_SRC] = &vsync_clk_src.clkr,
3104 [HDMI_CLK_SRC] = &hdmi_clk_src.clkr,
3105 [BYTE0_CLK_SRC] = &byte0_clk_src.clkr,
3106 [BYTE1_CLK_SRC] = &byte1_clk_src.clkr,
3107 [ESC0_CLK_SRC] = &esc0_clk_src.clkr,
3108 [ESC1_CLK_SRC] = &esc1_clk_src.clkr,
3109 [CAMSS_GP0_CLK_SRC] = &camss_gp0_clk_src.clkr,
3110 [CAMSS_GP1_CLK_SRC] = &camss_gp1_clk_src.clkr,
3111 [MCLK0_CLK_SRC] = &mclk0_clk_src.clkr,
3112 [MCLK1_CLK_SRC] = &mclk1_clk_src.clkr,
3113 [MCLK2_CLK_SRC] = &mclk2_clk_src.clkr,
3114 [MCLK3_CLK_SRC] = &mclk3_clk_src.clkr,
3115 [CCI_CLK_SRC] = &cci_clk_src.clkr,
3116 [CSI0PHYTIMER_CLK_SRC] = &csi0phytimer_clk_src.clkr,
3117 [CSI1PHYTIMER_CLK_SRC] = &csi1phytimer_clk_src.clkr,
3118 [CSI2PHYTIMER_CLK_SRC] = &csi2phytimer_clk_src.clkr,
3119 [CSIPHY0_3P_CLK_SRC] = &csiphy0_3p_clk_src.clkr,
3120 [CSIPHY1_3P_CLK_SRC] = &csiphy1_3p_clk_src.clkr,
3121 [CSIPHY2_3P_CLK_SRC] = &csiphy2_3p_clk_src.clkr,
3122 [JPEG0_CLK_SRC] = &jpeg0_clk_src.clkr,
3123 [JPEG2_CLK_SRC] = &jpeg2_clk_src.clkr,
3124 [JPEG_DMA_CLK_SRC] = &jpeg_dma_clk_src.clkr,
3125 [VFE0_CLK_SRC] = &vfe0_clk_src.clkr,
3126 [VFE1_CLK_SRC] = &vfe1_clk_src.clkr,
3127 [CPP_CLK_SRC] = &cpp_clk_src.clkr,
3128 [CSI0_CLK_SRC] = &csi0_clk_src.clkr,
3129 [CSI1_CLK_SRC] = &csi1_clk_src.clkr,
3130 [CSI2_CLK_SRC] = &csi2_clk_src.clkr,
3131 [CSI3_CLK_SRC] = &csi3_clk_src.clkr,
3132 [FD_CORE_CLK_SRC] = &fd_core_clk_src.clkr,
3133 [MMSS_MMAGIC_AHB_CLK] = &mmss_mmagic_ahb_clk.clkr,
3134 [MMSS_MMAGIC_CFG_AHB_CLK] = &mmss_mmagic_cfg_ahb_clk.clkr,
3135 [MMSS_MISC_AHB_CLK] = &mmss_misc_ahb_clk.clkr,
3136 [MMSS_MISC_CXO_CLK] = &mmss_misc_cxo_clk.clkr,
3137 [MMSS_MMAGIC_MAXI_CLK] = &mmss_mmagic_maxi_clk.clkr,
3138 [MMAGIC_CAMSS_AXI_CLK] = &mmagic_camss_axi_clk.clkr,
3139 [MMAGIC_CAMSS_NOC_CFG_AHB_CLK] = &mmagic_camss_noc_cfg_ahb_clk.clkr,
3140 [SMMU_VFE_AHB_CLK] = &smmu_vfe_ahb_clk.clkr,
3141 [SMMU_VFE_AXI_CLK] = &smmu_vfe_axi_clk.clkr,
3142 [SMMU_CPP_AHB_CLK] = &smmu_cpp_ahb_clk.clkr,
3143 [SMMU_CPP_AXI_CLK] = &smmu_cpp_axi_clk.clkr,
3144 [SMMU_JPEG_AHB_CLK] = &smmu_jpeg_ahb_clk.clkr,
3145 [SMMU_JPEG_AXI_CLK] = &smmu_jpeg_axi_clk.clkr,
3146 [MMAGIC_MDSS_AXI_CLK] = &mmagic_mdss_axi_clk.clkr,
3147 [MMAGIC_MDSS_NOC_CFG_AHB_CLK] = &mmagic_mdss_noc_cfg_ahb_clk.clkr,
3148 [SMMU_ROT_AHB_CLK] = &smmu_rot_ahb_clk.clkr,
3149 [SMMU_ROT_AXI_CLK] = &smmu_rot_axi_clk.clkr,
3150 [SMMU_MDP_AHB_CLK] = &smmu_mdp_ahb_clk.clkr,
3151 [SMMU_MDP_AXI_CLK] = &smmu_mdp_axi_clk.clkr,
3152 [MMAGIC_VIDEO_AXI_CLK] = &mmagic_video_axi_clk.clkr,
3153 [MMAGIC_VIDEO_NOC_CFG_AHB_CLK] = &mmagic_video_noc_cfg_ahb_clk.clkr,
3154 [SMMU_VIDEO_AHB_CLK] = &smmu_video_ahb_clk.clkr,
3155 [SMMU_VIDEO_AXI_CLK] = &smmu_video_axi_clk.clkr,
3156 [MMAGIC_BIMC_NOC_CFG_AHB_CLK] = &mmagic_bimc_noc_cfg_ahb_clk.clkr,
3157 [GPU_GX_GFX3D_CLK] = &gpu_gx_gfx3d_clk.clkr,
3158 [GPU_GX_RBBMTIMER_CLK] = &gpu_gx_rbbmtimer_clk.clkr,
3159 [GPU_AHB_CLK] = &gpu_ahb_clk.clkr,
3160 [GPU_AON_ISENSE_CLK] = &gpu_aon_isense_clk.clkr,
3161 [VMEM_MAXI_CLK] = &vmem_maxi_clk.clkr,
3162 [VMEM_AHB_CLK] = &vmem_ahb_clk.clkr,
3163 [MMSS_RBCPR_CLK] = &mmss_rbcpr_clk.clkr,
3164 [MMSS_RBCPR_AHB_CLK] = &mmss_rbcpr_ahb_clk.clkr,
3165 [VIDEO_CORE_CLK] = &video_core_clk.clkr,
3166 [VIDEO_AXI_CLK] = &video_axi_clk.clkr,
3167 [VIDEO_MAXI_CLK] = &video_maxi_clk.clkr,
3168 [VIDEO_AHB_CLK] = &video_ahb_clk.clkr,
3169 [VIDEO_SUBCORE0_CLK] = &video_subcore0_clk.clkr,
3170 [VIDEO_SUBCORE1_CLK] = &video_subcore1_clk.clkr,
3171 [MDSS_AHB_CLK] = &mdss_ahb_clk.clkr,
3172 [MDSS_HDMI_AHB_CLK] = &mdss_hdmi_ahb_clk.clkr,
3173 [MDSS_AXI_CLK] = &mdss_axi_clk.clkr,
3174 [MDSS_PCLK0_CLK] = &mdss_pclk0_clk.clkr,
3175 [MDSS_PCLK1_CLK] = &mdss_pclk1_clk.clkr,
3176 [MDSS_MDP_CLK] = &mdss_mdp_clk.clkr,
3177 [MDSS_EXTPCLK_CLK] = &mdss_extpclk_clk.clkr,
3178 [MDSS_VSYNC_CLK] = &mdss_vsync_clk.clkr,
3179 [MDSS_HDMI_CLK] = &mdss_hdmi_clk.clkr,
3180 [MDSS_BYTE0_CLK] = &mdss_byte0_clk.clkr,
3181 [MDSS_BYTE1_CLK] = &mdss_byte1_clk.clkr,
3182 [MDSS_ESC0_CLK] = &mdss_esc0_clk.clkr,
3183 [MDSS_ESC1_CLK] = &mdss_esc1_clk.clkr,
3184 [CAMSS_TOP_AHB_CLK] = &camss_top_ahb_clk.clkr,
3185 [CAMSS_AHB_CLK] = &camss_ahb_clk.clkr,
3186 [CAMSS_MICRO_AHB_CLK] = &camss_micro_ahb_clk.clkr,
3187 [CAMSS_GP0_CLK] = &camss_gp0_clk.clkr,
3188 [CAMSS_GP1_CLK] = &camss_gp1_clk.clkr,
3189 [CAMSS_MCLK0_CLK] = &camss_mclk0_clk.clkr,
3190 [CAMSS_MCLK1_CLK] = &camss_mclk1_clk.clkr,
3191 [CAMSS_MCLK2_CLK] = &camss_mclk2_clk.clkr,
3192 [CAMSS_MCLK3_CLK] = &camss_mclk3_clk.clkr,
3193 [CAMSS_CCI_CLK] = &camss_cci_clk.clkr,
3194 [CAMSS_CCI_AHB_CLK] = &camss_cci_ahb_clk.clkr,
3195 [CAMSS_CSI0PHYTIMER_CLK] = &camss_csi0phytimer_clk.clkr,
3196 [CAMSS_CSI1PHYTIMER_CLK] = &camss_csi1phytimer_clk.clkr,
3197 [CAMSS_CSI2PHYTIMER_CLK] = &camss_csi2phytimer_clk.clkr,
3198 [CAMSS_CSIPHY0_3P_CLK] = &camss_csiphy0_3p_clk.clkr,
3199 [CAMSS_CSIPHY1_3P_CLK] = &camss_csiphy1_3p_clk.clkr,
3200 [CAMSS_CSIPHY2_3P_CLK] = &camss_csiphy2_3p_clk.clkr,
3201 [CAMSS_JPEG0_CLK] = &camss_jpeg0_clk.clkr,
3202 [CAMSS_JPEG2_CLK] = &camss_jpeg2_clk.clkr,
3203 [CAMSS_JPEG_DMA_CLK] = &camss_jpeg_dma_clk.clkr,
3204 [CAMSS_JPEG_AHB_CLK] = &camss_jpeg_ahb_clk.clkr,
3205 [CAMSS_JPEG_AXI_CLK] = &camss_jpeg_axi_clk.clkr,
3206 [CAMSS_VFE_AHB_CLK] = &camss_vfe_ahb_clk.clkr,
3207 [CAMSS_VFE_AXI_CLK] = &camss_vfe_axi_clk.clkr,
3208 [CAMSS_VFE0_CLK] = &camss_vfe0_clk.clkr,
3209 [CAMSS_VFE0_STREAM_CLK] = &camss_vfe0_stream_clk.clkr,
3210 [CAMSS_VFE0_AHB_CLK] = &camss_vfe0_ahb_clk.clkr,
3211 [CAMSS_VFE1_CLK] = &camss_vfe1_clk.clkr,
3212 [CAMSS_VFE1_STREAM_CLK] = &camss_vfe1_stream_clk.clkr,
3213 [CAMSS_VFE1_AHB_CLK] = &camss_vfe1_ahb_clk.clkr,
3214 [CAMSS_CSI_VFE0_CLK] = &camss_csi_vfe0_clk.clkr,
3215 [CAMSS_CSI_VFE1_CLK] = &camss_csi_vfe1_clk.clkr,
3216 [CAMSS_CPP_VBIF_AHB_CLK] = &camss_cpp_vbif_ahb_clk.clkr,
3217 [CAMSS_CPP_AXI_CLK] = &camss_cpp_axi_clk.clkr,
3218 [CAMSS_CPP_CLK] = &camss_cpp_clk.clkr,
3219 [CAMSS_CPP_AHB_CLK] = &camss_cpp_ahb_clk.clkr,
3220 [CAMSS_CSI0_CLK] = &camss_csi0_clk.clkr,
3221 [CAMSS_CSI0_AHB_CLK] = &camss_csi0_ahb_clk.clkr,
3222 [CAMSS_CSI0PHY_CLK] = &camss_csi0phy_clk.clkr,
3223 [CAMSS_CSI0RDI_CLK] = &camss_csi0rdi_clk.clkr,
3224 [CAMSS_CSI0PIX_CLK] = &camss_csi0pix_clk.clkr,
3225 [CAMSS_CSI1_CLK] = &camss_csi1_clk.clkr,
3226 [CAMSS_CSI1_AHB_CLK] = &camss_csi1_ahb_clk.clkr,
3227 [CAMSS_CSI1PHY_CLK] = &camss_csi1phy_clk.clkr,
3228 [CAMSS_CSI1RDI_CLK] = &camss_csi1rdi_clk.clkr,
3229 [CAMSS_CSI1PIX_CLK] = &camss_csi1pix_clk.clkr,
3230 [CAMSS_CSI2_CLK] = &camss_csi2_clk.clkr,
3231 [CAMSS_CSI2_AHB_CLK] = &camss_csi2_ahb_clk.clkr,
3232 [CAMSS_CSI2PHY_CLK] = &camss_csi2phy_clk.clkr,
3233 [CAMSS_CSI2RDI_CLK] = &camss_csi2rdi_clk.clkr,
3234 [CAMSS_CSI2PIX_CLK] = &camss_csi2pix_clk.clkr,
3235 [CAMSS_CSI3_CLK] = &camss_csi3_clk.clkr,
3236 [CAMSS_CSI3_AHB_CLK] = &camss_csi3_ahb_clk.clkr,
3237 [CAMSS_CSI3PHY_CLK] = &camss_csi3phy_clk.clkr,
3238 [CAMSS_CSI3RDI_CLK] = &camss_csi3rdi_clk.clkr,
3239 [CAMSS_CSI3PIX_CLK] = &camss_csi3pix_clk.clkr,
3240 [CAMSS_ISPIF_AHB_CLK] = &camss_ispif_ahb_clk.clkr,
3241 [FD_CORE_CLK] = &fd_core_clk.clkr,
3242 [FD_CORE_UAR_CLK] = &fd_core_uar_clk.clkr,
3243 [FD_AHB_CLK] = &fd_ahb_clk.clkr,