/third_party/vixl/src/aarch32/ |
D | assembler-aarch32.h | 272 QRegister rm); 285 typedef void (Assembler::*InstructionCondR)(Condition cond, Register rm); 290 Register rm); 298 Register rm); 333 Condition cond, Register rd, Register rn, Register rm, Register ra); 340 Condition cond, EncodingSize size, Register rd, Register rn, Register rm); 354 Register rm); 358 QRegister rm); 376 Condition cond, DataType dt, DRegister rd, DRegister rn, DRegister rm); 378 Condition cond, DataType dt, QRegister rd, QRegister rn, QRegister rm); [all …]
|
D | macro-assembler-aarch32.h | 1133 // ADC<c>{<q>} {<Rdn>,} <Rdn>, <Rm> ; T1 in Assembler() 1218 // ADD<c>{<q>} <Rd>, <Rn>, <Rm> in Assembler() 1221 // ADD<c>{<q>} <Rdn>, <Rm> ; T2 in Assembler() 1323 // AND<c>{<q>} {<Rdn>,} <Rdn>, <Rm> ; T1 in Assembler() 1389 void Asr(Condition cond, Register rd, Register rm, const Operand& operand) { in Assembler() argument 1391 VIXL_ASSERT(!AliasesAvailableScratchRegister(rm)); in Assembler() 1397 // ASR<c>{<q>} {<Rd>,} <Rm>, #<imm> ; T2 in Assembler() 1399 (operand.GetImmediate() <= 32) && rd.IsLow() && rm.IsLow()) || in Assembler() 1401 (operand.IsPlainRegister() && rd.Is(rm) && rd.IsLow() && in Assembler() 1408 asr(cond, rd, rm, operand); in Assembler() [all …]
|
D | disasm-aarch32.h | 667 Register rm, 673 Register rm, 701 void blx(Condition cond, Register rm); 703 void bx(Condition cond, Register rm); 705 void bxj(Condition cond, Register rm); 713 void clz(Condition cond, Register rd, Register rm); 725 void crc32b(Condition cond, Register rd, Register rn, Register rm); 727 void crc32cb(Condition cond, Register rd, Register rn, Register rm); 729 void crc32ch(Condition cond, Register rd, Register rn, Register rm); 731 void crc32cw(Condition cond, Register rd, Register rn, Register rm); [all …]
|
/third_party/vixl/test/aarch32/config/ |
D | cond-rd-rn-rm-a32.json | 28 // MNEMONIC<c> <rd>, <rn>, <rm> 35 "Mul", // MUL{<c>}{<q>} <Rd>, <Rn>, {<Rm>} ; A1 36 "Muls", // MULS{<c>}{<q>} <Rd>, <Rn>, {<Rm>} ; A1 37 "Qadd16", // QADD16{<c>}{<q>} {<Rd>}, <Rn>, <Rm> ; A1 38 "Qadd8", // QADD8{<c>}{<q>} {<Rd>}, <Rn>, <Rm> ; A1 39 "Qasx", // QASX{<c>}{<q>} {<Rd>}, <Rn>, <Rm> ; A1 40 "Qsax", // QSAX{<c>}{<q>} {<Rd>}, <Rn>, <Rm> ; A1 41 "Qsub16", // QSUB16{<c>}{<q>} {<Rd>}, <Rn>, <Rm> ; A1 42 "Qsub8", // QSUB8{<c>}{<q>} {<Rd>}, <Rn>, <Rm> ; A1 43 "Sdiv", // SDIV{<c>}{<q>} {<Rd>}, <Rn>, <Rm> ; A1 [all …]
|
D | cond-rd-rn-rm-t32.json | 28 // MNEMONIC{<c>}.W <Rd>, <Rn>, <Rm> 35 "Mul", // MUL{<c>}{<q>} <Rd>, <Rn>, {<Rm>} ; T2 36 "Qadd16", // QADD16{<c>}{<q>} {<Rd>}, <Rn>, <Rm> ; T1 37 "Qadd8", // QADD8{<c>}{<q>} {<Rd>}, <Rn>, <Rm> ; T1 38 "Qasx", // QASX{<c>}{<q>} {<Rd>}, <Rn>, <Rm> ; T1 39 "Qsax", // QSAX{<c>}{<q>} {<Rd>}, <Rn>, <Rm> ; T1 40 "Qsub16", // QSUB16{<c>}{<q>} {<Rd>}, <Rn>, <Rm> ; T1 41 "Qsub8", // QSUB8{<c>}{<q>} {<Rd>}, <Rn>, <Rm> ; T1 42 "Sdiv", // SDIV{<c>}{<q>} {<Rd>}, <Rn>, <Rm> ; T1 43 "Shadd16", // SHADD16{<c>}{<q>} {<Rd>}, <Rn>, <Rm> ; T1 [all …]
|
D | cond-rd-rn-operand-rm-t32.json | 28 // MNEMONIC{<c>}.W <Rd>, <Rn>, <Rm> 29 // MNEMONIC{<c>}.W <Rd>, SP, <Rm> 30 // MNEMONIC{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } 31 // MNEMONIC{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } 34 // MNEMONIC{<c>}.N SP, SP, <Rm> 35 // MNEMONIC{<c>}.N <Rd>, <Rn>, <Rm> 36 // MNEMONIC{<c>}.N <Rdn>, <Rdn>, <Rm> ; rm is not SP 37 // MNEMONIC{<c>}.N <Rdn>, <Rdn>, <Rm> ; low registers 41 // "cond-rd-rn-operand-rm-shift-amount-*-t32.json". 45 "Adc", // ADC<c>{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1 [all …]
|
D | cond-rd-memop-rs-a32.json | 29 "Ldr", // LDR{<c>}{<q>} <Rt>, [<Rn>, {+/-}<Rm>{, <shift>}] ; A1 30 // LDR{<c>}{<q>} <Rt>, [<Rn>], {+/-}<Rm>{, <shift>} ; A1 31 // LDR{<c>}{<q>} <Rt>, [<Rn>, {+/-}<Rm>{, <shift>}]! ; A1 32 "Ldrb", // LDRB{<c>}{<q>} <Rt>, [<Rn>, {+/-}<Rm>{, <shift>}] ; A1 33 // LDRB{<c>}{<q>} <Rt>, [<Rn>], {+/-}<Rm>{, <shift>} ; A1 34 // LDRB{<c>}{<q>} <Rt>, [<Rn>, {+/-}<Rm>{, <shift>}]! ; A1 35 "Ldrh", // LDRH{<c>}{<q>} <Rt>, [<Rn>, #{+/-}<Rm>] ; A1 36 // LDRH{<c>}{<q>} <Rt>, [<Rn>], #{+/-}<Rm> ; A1 37 // LDRH{<c>}{<q>} <Rt>, [<Rn>, #{+/-}<Rm>]! ; A1 38 "Ldrsb", // LDRSB{<c>}{<q>} <Rt>, [<Rn>, #{+/-}<Rm>] ; A1 [all …]
|
D | cond-rd-rn-operand-rm-a32.json | 28 // MNEMONIC{<c>}{<q>} {<Rd>}, <Rm>, <Rs> 29 // MNEMONIC{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } 30 // MNEMONIC{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } 34 // "cond-rd-rn-operand-rm-shift-amount-*-a32.json". 38 "Adc", // ADC{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 39 "Adcs", // ADCS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 40 "Add", // ADD{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 41 // ADD{<c>}{<q>} {<Rd>}, SP, <Rm> {, <shift> #<amount> } ; A1 42 "Adds", // ADDS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 43 // ADDS{<c>}{<q>} {<Rd>}, SP, <Rm> {, <shift> #<amount> } ; A1 [all …]
|
D | cond-rd-memop-rs-shift-amount-1to31-a32.json | 29 "Ldr", // LDR{<c>}{<q>} <Rt>, [<Rn>, {+/-}<Rm>{, <shift>}] ; A1 30 // LDR{<c>}{<q>} <Rt>, [<Rn>], {+/-}<Rm>{, <shift>} ; A1 31 // LDR{<c>}{<q>} <Rt>, [<Rn>, {+/-}<Rm>{, <shift>}]! ; A1 32 "Ldrb", // LDRB{<c>}{<q>} <Rt>, [<Rn>, {+/-}<Rm>{, <shift>}] ; A1 33 // LDRB{<c>}{<q>} <Rt>, [<Rn>], {+/-}<Rm>{, <shift>} ; A1 34 // LDRB{<c>}{<q>} <Rt>, [<Rn>, {+/-}<Rm>{, <shift>}]! ; A1 35 "Str", // STR{<c>}{<q>} <Rt>, [<Rn>, {+/-}<Rm>{, <shift>}] ; A1 36 // STR{<c>}{<q>} <Rt>, [<Rn>], {+/-}<Rm>{, <shift>} ; A1 37 // STR{<c>}{<q>} <Rt>, [<Rn>, {+/-}<Rm>{, <shift>}]! ; A1 38 "Strb" // STRB{<c>}{<q>} <Rt>, [<Rn>, {+/-}<Rm>{, <shift>}] ; A1 [all …]
|
D | cond-rd-rn-operand-rm-shift-rs-a32.json | 29 "Adc", // ADC{<c>}{<q>} {<Rd>}, <Rn>, <Rm>, <shift> <Rs> ; A1 30 "Adcs", // ADCS{<c>}{<q>} {<Rd>}, <Rn>, <Rm>, <shift> <Rs> ; A1 31 "Add", // ADD{<c>}{<q>} {<Rd>}, <Rn>, <Rm>, <shift> <Rs> ; A1 32 "Adds", // ADDS{<c>}{<q>} {<Rd>}, <Rn>, <Rm>, <shift> <Rs> ; A1 33 "And", // AND{<c>}{<q>} {<Rd>}, <Rn>, <Rm>, <shift> <Rs> ; A1 34 "Ands", // ANDS{<c>}{<q>} {<Rd>}, <Rn>, <Rm>, <shift> <Rs> ; A1 35 "Bic", // BIC{<c>}{<q>} {<Rd>}, <Rn>, <Rm>, <shift> <Rs> ; A1 36 "Bics", // BICS{<c>}{<q>} {<Rd>}, <Rn>, <Rm>, <shift> <Rs> ; A1 37 "Eor", // EOR{<c>}{<q>} {<Rd>}, <Rn>, <Rm>, <shift> <Rs> ; A1 38 "Eors", // EORS{<c>}{<q>} {<Rd>}, <Rn>, <Rm>, <shift> <Rs> ; A1 [all …]
|
D | cond-rd-rn-operand-rm-shift-amount-1to31-t32.json | 28 // MNEMONIC{<c>}.W <Rd>, <Rn>, <Rm>, LSL|ROR #<amount> 29 // MNEMONIC{<c>}.W <Rd>, SP, <Rm>, LSL|ROR #<amount> 33 "Adc", // ADC{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2 34 "Adcs", // ADCS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2 35 "Add", // ADD{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T3 36 // ADD{<c>}{<q>} {<Rd>}, SP, <Rm> {, <shift> #<amount> } ; T3 37 "Adds", // ADDS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T3 38 // ADDS{<c>}{<q>} {<Rd>}, SP, <Rm> {, <shift> #<amount> } ; T3 39 "And", // AND{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2 40 "Ands", // ANDS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2 [all …]
|
D | cond-rd-rn-operand-rm-shift-amount-1to32-t32.json | 28 // MNEMONIC{<c>}.W <Rd>, <Rn>, <Rm>, ASR|LSR #<amount> 29 // MNEMONIC{<c>}.W <Rd>, SP, <Rm>, ASR|LSR #<amount> 33 "Adc", // ADC{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2 34 "Adcs", // ADCS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2 35 "Add", // ADD{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T3 36 // ADD{<c>}{<q>} {<Rd>}, SP, <Rm> {, <shift> #<amount> } ; T3 37 "Adds", // ADDS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T3 38 // ADDS{<c>}{<q>} {<Rd>}, SP, <Rm> {, <shift> #<amount> } ; T3 39 "And", // AND{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2 40 "Ands", // ANDS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2 [all …]
|
D | cond-rd-rn-operand-rm-shift-amount-1to31-a32.json | 29 "Adc", // ADC{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 30 "Adcs", // ADCS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 31 "Add", // ADD{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 32 // ADD{<c>}{<q>} {<Rd>}, SP, <Rm> {, <shift> #<amount> } ; A1 33 "Adds", // ADDS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 34 // ADDS{<c>}{<q>} {<Rd>}, SP, <Rm> {, <shift> #<amount> } ; A1 35 "And", // AND{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 36 "Ands", // ANDS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 37 "Bic", // BIC{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 38 "Bics", // BICS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 [all …]
|
D | cond-rd-rn-operand-rm-shift-amount-1to32-a32.json | 29 "Adc", // ADC{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 30 "Adcs", // ADCS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 31 "Add", // ADD{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 32 // ADD{<c>}{<q>} {<Rd>}, SP, <Rm> {, <shift> #<amount> } ; A1 33 "Adds", // ADDS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 34 // ADDS{<c>}{<q>} {<Rd>}, SP, <Rm> {, <shift> #<amount> } ; A1 35 "And", // AND{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 36 "Ands", // ANDS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 37 "Bic", // BIC{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 38 "Bics", // BICS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; A1 [all …]
|
D | cond-rd-memop-rs-shift-amount-1to32-a32.json | 57 "name": "rm", 85 "name": "rm", 101 "cond", "rd", "rn", "rm" 108 "rn", "sign", "rm", "shift", "amount", "addr_mode" 116 "rd", "rn", "sign", "rm", "shift", "amount", "addr_mode" 131 "cond", "rd", "rn", "rm" 133 "operand-filter": "rd == 'r0' and rn == 'r1' and rm == 'r8'", 141 "rd", "rn", "sign", "rm", "shift", "amount", "addr_mode" 143 …operand-filter": "sign == 'plus' and addr_mode == 'Offset' and rd != rm and rd != rn and rn != rm", 146 "memop", "rm" [all …]
|
D | rd-rn-rm.json | 28 // MNEMONIC <Rd>, <Rn>, <Rm> 32 "Crc32b", // CRC32B{<q>} <Rd>, <Rn>, <Rm> ; A1 33 // CRC32B{<q>} <Rd>, <Rn>, <Rm> ; T1 34 "Crc32cb", // CRC32CB{<q>} <Rd>, <Rn>, <Rm> ; A1 35 // CRC32CB{<q>} <Rd>, <Rn>, <Rm> ; T1 36 "Crc32ch", // CRC32CH{<q>} <Rd>, <Rn>, <Rm> ; A1 37 // CRC32CH{<q>} <Rd>, <Rn>, <Rm> ; T1 38 "Crc32cw", // CRC32CW{<q>} <Rd>, <Rn>, <Rm> ; A1 39 // CRC32CW{<q>} <Rd>, <Rn>, <Rm> ; T1 40 "Crc32h", // CRC32H{<q>} <Rd>, <Rn>, <Rm> ; A1 [all …]
|
D | cond-rd-rn-operand-rm-ror-amount-a32.json | 28 // MNEMONIC{<c>} <Rd>, <Rn>, <Rm>, ROR #<amount> 32 "Sxtab", // SXTAB{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; A1 33 "Sxtab16", // SXTAB16{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; A1 34 "Sxtah", // SXTAH{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; A1 35 "Uxtab", // UXTAB{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; A1 36 "Uxtab16", // UXTAB16{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; A1 37 "Uxtah" // UXTAH{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; A1 58 "name": "rm", 86 "name": "rm", 98 "cond", "rd", "rn", "rm", "ror", "amount" [all …]
|
D | cond-rd-rn-operand-rm-ror-amount-t32.json | 28 // MNEMONIC{<c>}.W <Rd>, <Rn>, <Rm>, ROR #<amount> 32 "Sxtab", // SXTAB{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; T1 33 "Sxtab16", // SXTAB16{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; T1 34 "Sxtah", // SXTAH{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; T1 35 "Uxtab", // UXTAB{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; T1 36 "Uxtab16", // UXTAB16{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; T1 37 "Uxtah" // UXTAH{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; T1 58 "name": "rm", 86 "name": "rm", 98 "cond", "rd", "rn", "rm", "ror", "amount" [all …]
|
/third_party/ffmpeg/libavutil/arm/ |
D | asm.S | 241 .macro add_sh rd, rn, rm, sh:vararg 242 A add \rd, \rn, \rm, \sh 243 T mov \rm, \rm, \sh 244 T add \rd, \rn, \rm 247 .macro ldr_pre rt, rn, rm:vararg 248 A ldr \rt, [\rn, \rm]! 249 T add \rn, \rn, \rm 253 .macro ldr_dpre rt, rn, rm:vararg 254 A ldr \rt, [\rn, -\rm]! 255 T sub \rn, \rn, \rm [all …]
|
/third_party/python/Tools/unicode/ |
D | Makefile | 12 RM = /bin/rm macro 32 $(RM) build/atarist.* 33 $(RM) build/us_ascii_quotes.* 34 $(RM) build/ibmgraph.* 35 $(RM) build/sgml.* 36 $(RM) -f build/readme.* 43 $(RM) build/cp9* 44 $(RM) -f build/readme.* 48 $(RM) -f build/isoreadme.* 52 $(RM) build/mac_dingbats.* [all …]
|
/third_party/mesa3d/.gitlab-ci/container/ |
D | create-rootfs.sh | 119 rm -rf /etc/localtime 141 rm -rf /var/log/* 144 rm -rf /usr/share/doc/* 145 rm -rf /usr/share/locale/* 146 rm -rf /usr/share/X11/locale/* 147 rm -rf /usr/share/man 148 rm -rf /usr/share/i18n/* 149 rm -rf /usr/share/info/* 150 rm -rf /usr/share/lintian/* 151 rm -rf /usr/share/common-licenses/* [all …]
|
/third_party/libffi/ |
D | Makefile.in | 150 || { echo " ( cd '$$dir' && rm -f" $$files ")"; \ 151 $(am__cd) "$$dir" && rm -f $$files; }; \ 337 && rm -rf "$(distdir)" \ 338 || { sleep 5 && rm -rf "$(distdir)"; }; \ 661 @test -f $@ || rm -f stamp-h1 665 @rm -f stamp-h1 669 rm -f stamp-h1 673 -rm -f fficonfig.h stamp-h1 678 -test -z "$(noinst_LTLIBRARIES)" || rm -f $(noinst_LTLIBRARIES) 684 echo rm -f $${locs}; \ [all …]
|
/third_party/curl/docs/examples/ |
D | Makefile.in | 1405 echo " rm -f" $$list; \ 1406 rm -f $$list || exit $$?; \ 1409 echo " rm -f" $$list; \ 1410 rm -f $$list 1413 @rm -f 10-at-a-time$(EXEEXT) 1417 @rm -f altsvc$(EXEEXT) 1421 @rm -f anyauthput$(EXEEXT) 1425 @rm -f certinfo$(EXEEXT) 1429 @rm -f chkspeed$(EXEEXT) 1433 @rm -f connect-to$(EXEEXT) [all …]
|
/third_party/toybox/tests/ |
D | rm.test | 11 testing "text-file" "rm file.txt && [ ! -e file.txt ] && echo 'yes'" "yes\n" "" "" 12 rm -f file* 15 testing "empty directory" "rm -r dir && [ ! -d dir ] && echo 'yes'" "yes\n" "" "" 16 rm -rf dir 19 testing "text file(mode 000)" "rm -f file.txt && [ ! -e file.txt ] && echo 'yes'" \ 21 rm -f file* 26 "rm -r file1.txt file2.txt dir1 dir2 2>/dev/null && 29 rm -rf file* dir* 34 "rm -rf file1.txt file2.txt file3.txt dir1 dir2 dir3 2>/dev/null && 37 rm -rf file* dir* [all …]
|
D | chmod.test | 36 rm -rf "./$type" && mkdir $type 40 rm -f "./$type" && touch $type 50 rm -rf dir file && mkdir dir && touch file 55 rm -rf dir file && mkdir dir && touch file 60 rm -rf dir file && mkdir dir && touch file 65 rm -rf dir file && mkdir dir && touch file 69 rm -rf dir file && mkdir dir && touch file 73 rm -rf dir file && mkdir dir && touch file 77 rm -rf dir file && mkdir dir && touch file 81 rm -rf dir file && mkdir dir && touch file [all …]
|