78 /* PARF registers */
186 	void __iomem *parf;			/* DT parf */  member
301 	writel(1, pcie->parf + PCIE20_PARF_PHY_CTRL);  in qcom_pcie_deinit_2_1_0()
366 	val = readl(pcie->parf + PCIE20_PARF_PHY_CTRL);  in qcom_pcie_init_2_1_0()
368 	writel(val, pcie->parf + PCIE20_PARF_PHY_CTRL);  in qcom_pcie_init_2_1_0()
379 		       pcie->parf + PCIE20_PARF_PCS_DEEMPH);  in qcom_pcie_init_2_1_0()
382 		       pcie->parf + PCIE20_PARF_PCS_SWING);  in qcom_pcie_init_2_1_0()
383 		writel(PHY_RX0_EQ(4), pcie->parf + PCIE20_PARF_CONFIG_BITS);  in qcom_pcie_init_2_1_0()
388 		val = readl(pcie->parf + PCIE20_PARF_PHY_CTRL);  in qcom_pcie_init_2_1_0()
391 		writel(val, pcie->parf + PCIE20_PARF_PHY_CTRL);  in qcom_pcie_init_2_1_0()
395 	val = readl(pcie->parf + PCIE20_PARF_PHY_REFCLK);  in qcom_pcie_init_2_1_0()
400 	writel(val, pcie->parf + PCIE20_PARF_PHY_REFCLK);  in qcom_pcie_init_2_1_0()
517 	writel(0, pcie->parf + PCIE20_PARF_DBI_BASE_ADDR);  in qcom_pcie_init_1_0_0()
520 		u32 val = readl(pcie->parf + PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT);  in qcom_pcie_init_1_0_0()
523 		writel(val, pcie->parf + PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT);  in qcom_pcie_init_1_0_0()
546 	val = readl(pcie->parf + PCIE20_PARF_LTSSM);  in qcom_pcie_2_3_2_ltssm_enable()
548 	writel(val, pcie->parf + PCIE20_PARF_LTSSM);  in qcom_pcie_2_3_2_ltssm_enable()
643 	val = readl(pcie->parf + PCIE20_PARF_PHY_CTRL);  in qcom_pcie_init_2_3_2()
645 	writel(val, pcie->parf + PCIE20_PARF_PHY_CTRL);  in qcom_pcie_init_2_3_2()
648 	writel(0, pcie->parf + PCIE20_PARF_DBI_BASE_ADDR);  in qcom_pcie_init_2_3_2()
651 	val = readl(pcie->parf + PCIE20_PARF_SYS_CTRL);  in qcom_pcie_init_2_3_2()
653 	writel(val, pcie->parf + PCIE20_PARF_SYS_CTRL);  in qcom_pcie_init_2_3_2()
655 	val = readl(pcie->parf + PCIE20_PARF_MHI_CLOCK_RESET_CTRL);  in qcom_pcie_init_2_3_2()
657 	writel(val, pcie->parf + PCIE20_PARF_MHI_CLOCK_RESET_CTRL);  in qcom_pcie_init_2_3_2()
659 	val = readl(pcie->parf + PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_V2);  in qcom_pcie_init_2_3_2()
661 	writel(val, pcie->parf + PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_V2);  in qcom_pcie_init_2_3_2()
741 		res->parf_reset = devm_reset_control_get_exclusive(dev, "parf");  in qcom_pcie_get_resources_2_4_0()
924 	val = readl(pcie->parf + PCIE20_PARF_PHY_CTRL);  in qcom_pcie_init_2_4_0()
926 	writel(val, pcie->parf + PCIE20_PARF_PHY_CTRL);  in qcom_pcie_init_2_4_0()
929 	writel(0, pcie->parf + PCIE20_PARF_DBI_BASE_ADDR);  in qcom_pcie_init_2_4_0()
932 	val = readl(pcie->parf + PCIE20_PARF_SYS_CTRL);  in qcom_pcie_init_2_4_0()
934 	writel(val, pcie->parf + PCIE20_PARF_SYS_CTRL);  in qcom_pcie_init_2_4_0()
936 	val = readl(pcie->parf + PCIE20_PARF_MHI_CLOCK_RESET_CTRL);  in qcom_pcie_init_2_4_0()
938 	writel(val, pcie->parf + PCIE20_PARF_MHI_CLOCK_RESET_CTRL);  in qcom_pcie_init_2_4_0()
940 	val = readl(pcie->parf + PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_V2);  in qcom_pcie_init_2_4_0()
942 	writel(val, pcie->parf + PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_V2);  in qcom_pcie_init_2_4_0()
1082 		pcie->parf + PCIE20_v3_PARF_SLV_ADDR_SPACE_SIZE);  in qcom_pcie_init_2_3_3()
1084 	val = readl(pcie->parf + PCIE20_PARF_PHY_CTRL);  in qcom_pcie_init_2_3_3()
1086 	writel(val, pcie->parf + PCIE20_PARF_PHY_CTRL);  in qcom_pcie_init_2_3_3()
1088 	writel(0, pcie->parf + PCIE20_PARF_DBI_BASE_ADDR);  in qcom_pcie_init_2_3_3()
1093 		pcie->parf + PCIE20_PARF_SYS_CTRL);  in qcom_pcie_init_2_3_3()
1094 	writel(0, pcie->parf + PCIE20_PARF_Q2A_FLUSH);  in qcom_pcie_init_2_3_3()
1194 	writel(DEVICE_TYPE_RC, pcie->parf + PCIE20_PARF_DEVICE_TYPE);  in qcom_pcie_init_2_7_0()
1197 	val = readl(pcie->parf + PCIE20_PARF_PHY_CTRL);  in qcom_pcie_init_2_7_0()
1199 	writel(val, pcie->parf + PCIE20_PARF_PHY_CTRL);  in qcom_pcie_init_2_7_0()
1202 	writel(0, pcie->parf + PCIE20_PARF_DBI_BASE_ADDR);  in qcom_pcie_init_2_7_0()
1205 	val = readl(pcie->parf + PCIE20_PARF_SYS_CTRL);  in qcom_pcie_init_2_7_0()
1207 	writel(val, pcie->parf + PCIE20_PARF_SYS_CTRL);  in qcom_pcie_init_2_7_0()
1209 	val = readl(pcie->parf + PCIE20_PARF_MHI_CLOCK_RESET_CTRL);  in qcom_pcie_init_2_7_0()
1211 	writel(val, pcie->parf + PCIE20_PARF_MHI_CLOCK_RESET_CTRL);  in qcom_pcie_init_2_7_0()
1213 	val = readl(pcie->parf + PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_V2);  in qcom_pcie_init_2_7_0()
1215 	writel(val, pcie->parf + PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_V2);  in qcom_pcie_init_2_7_0()
1396 	pcie->parf = devm_platform_ioremap_resource_byname(pdev, "parf");  in qcom_pcie_probe()
1397 	if (IS_ERR(pcie->parf)) {  in qcom_pcie_probe()
1398 		ret = PTR_ERR(pcie->parf);  in qcom_pcie_probe()