Lines Matching full:pcie
3 * Qualcomm PCIe root complex driver
27 #include <linux/phy/pcie.h>
35 #include "pcie-designware.h"
222 int (*get_resources)(struct qcom_pcie *pcie);
223 int (*init)(struct qcom_pcie *pcie);
224 int (*post_init)(struct qcom_pcie *pcie);
225 void (*deinit)(struct qcom_pcie *pcie);
226 void (*ltssm_enable)(struct qcom_pcie *pcie);
227 int (*config_sid)(struct qcom_pcie *pcie);
250 static void qcom_ep_reset_assert(struct qcom_pcie *pcie) in qcom_ep_reset_assert() argument
252 gpiod_set_value_cansleep(pcie->reset, 1); in qcom_ep_reset_assert()
256 static void qcom_ep_reset_deassert(struct qcom_pcie *pcie) in qcom_ep_reset_deassert() argument
260 gpiod_set_value_cansleep(pcie->reset, 0); in qcom_ep_reset_deassert()
266 struct qcom_pcie *pcie = to_qcom_pcie(pci); in qcom_pcie_start_link() local
269 if (pcie->cfg->ops->ltssm_enable) in qcom_pcie_start_link()
270 pcie->cfg->ops->ltssm_enable(pcie); in qcom_pcie_start_link()
289 static void qcom_pcie_2_1_0_ltssm_enable(struct qcom_pcie *pcie) in qcom_pcie_2_1_0_ltssm_enable() argument
294 val = readl(pcie->elbi + ELBI_SYS_CTRL); in qcom_pcie_2_1_0_ltssm_enable()
296 writel(val, pcie->elbi + ELBI_SYS_CTRL); in qcom_pcie_2_1_0_ltssm_enable()
299 static int qcom_pcie_get_resources_2_1_0(struct qcom_pcie *pcie) in qcom_pcie_get_resources_2_1_0() argument
301 struct qcom_pcie_resources_2_1_0 *res = &pcie->res.v2_1_0; in qcom_pcie_get_resources_2_1_0()
302 struct dw_pcie *pci = pcie->pci; in qcom_pcie_get_resources_2_1_0()
304 bool is_apq = of_device_is_compatible(dev->of_node, "qcom,pcie-apq8064"); in qcom_pcie_get_resources_2_1_0()
347 static void qcom_pcie_deinit_2_1_0(struct qcom_pcie *pcie) in qcom_pcie_deinit_2_1_0() argument
349 struct qcom_pcie_resources_2_1_0 *res = &pcie->res.v2_1_0; in qcom_pcie_deinit_2_1_0()
354 writel(1, pcie->parf + PARF_PHY_CTRL); in qcom_pcie_deinit_2_1_0()
359 static int qcom_pcie_init_2_1_0(struct qcom_pcie *pcie) in qcom_pcie_init_2_1_0() argument
361 struct qcom_pcie_resources_2_1_0 *res = &pcie->res.v2_1_0; in qcom_pcie_init_2_1_0()
362 struct dw_pcie *pci = pcie->pci; in qcom_pcie_init_2_1_0()
366 /* reset the PCIe interface as uboot can leave it undefined state */ in qcom_pcie_init_2_1_0()
389 static int qcom_pcie_post_init_2_1_0(struct qcom_pcie *pcie) in qcom_pcie_post_init_2_1_0() argument
391 struct qcom_pcie_resources_2_1_0 *res = &pcie->res.v2_1_0; in qcom_pcie_post_init_2_1_0()
392 struct dw_pcie *pci = pcie->pci; in qcom_pcie_post_init_2_1_0()
398 /* enable PCIe clocks and resets */ in qcom_pcie_post_init_2_1_0()
399 val = readl(pcie->parf + PARF_PHY_CTRL); in qcom_pcie_post_init_2_1_0()
401 writel(val, pcie->parf + PARF_PHY_CTRL); in qcom_pcie_post_init_2_1_0()
407 if (of_device_is_compatible(node, "qcom,pcie-ipq8064") || in qcom_pcie_post_init_2_1_0()
408 of_device_is_compatible(node, "qcom,pcie-ipq8064-v2")) { in qcom_pcie_post_init_2_1_0()
412 pcie->parf + PARF_PCS_DEEMPH); in qcom_pcie_post_init_2_1_0()
415 pcie->parf + PARF_PCS_SWING); in qcom_pcie_post_init_2_1_0()
416 writel(PHY_RX0_EQ(4), pcie->parf + PARF_CONFIG_BITS); in qcom_pcie_post_init_2_1_0()
419 if (of_device_is_compatible(node, "qcom,pcie-ipq8064")) { in qcom_pcie_post_init_2_1_0()
421 val = readl(pcie->parf + PARF_PHY_CTRL); in qcom_pcie_post_init_2_1_0()
424 writel(val, pcie->parf + PARF_PHY_CTRL); in qcom_pcie_post_init_2_1_0()
428 val = readl(pcie->parf + PARF_PHY_REFCLK); in qcom_pcie_post_init_2_1_0()
430 if (!of_device_is_compatible(node, "qcom,pcie-apq8064")) in qcom_pcie_post_init_2_1_0()
433 writel(val, pcie->parf + PARF_PHY_REFCLK); in qcom_pcie_post_init_2_1_0()
444 qcom_pcie_clear_hpc(pcie->pci); in qcom_pcie_post_init_2_1_0()
449 static int qcom_pcie_get_resources_1_0_0(struct qcom_pcie *pcie) in qcom_pcie_get_resources_1_0_0() argument
451 struct qcom_pcie_resources_1_0_0 *res = &pcie->res.v1_0_0; in qcom_pcie_get_resources_1_0_0()
452 struct dw_pcie *pci = pcie->pci; in qcom_pcie_get_resources_1_0_0()
473 static void qcom_pcie_deinit_1_0_0(struct qcom_pcie *pcie) in qcom_pcie_deinit_1_0_0() argument
475 struct qcom_pcie_resources_1_0_0 *res = &pcie->res.v1_0_0; in qcom_pcie_deinit_1_0_0()
482 static int qcom_pcie_init_1_0_0(struct qcom_pcie *pcie) in qcom_pcie_init_1_0_0() argument
484 struct qcom_pcie_resources_1_0_0 *res = &pcie->res.v1_0_0; in qcom_pcie_init_1_0_0()
485 struct dw_pcie *pci = pcie->pci; in qcom_pcie_init_1_0_0()
517 static int qcom_pcie_post_init_1_0_0(struct qcom_pcie *pcie) in qcom_pcie_post_init_1_0_0() argument
520 writel(0, pcie->parf + PARF_DBI_BASE_ADDR); in qcom_pcie_post_init_1_0_0()
523 u32 val = readl(pcie->parf + PARF_AXI_MSTR_WR_ADDR_HALT); in qcom_pcie_post_init_1_0_0()
526 writel(val, pcie->parf + PARF_AXI_MSTR_WR_ADDR_HALT); in qcom_pcie_post_init_1_0_0()
529 qcom_pcie_clear_hpc(pcie->pci); in qcom_pcie_post_init_1_0_0()
534 static void qcom_pcie_2_3_2_ltssm_enable(struct qcom_pcie *pcie) in qcom_pcie_2_3_2_ltssm_enable() argument
539 val = readl(pcie->parf + PARF_LTSSM); in qcom_pcie_2_3_2_ltssm_enable()
541 writel(val, pcie->parf + PARF_LTSSM); in qcom_pcie_2_3_2_ltssm_enable()
544 static int qcom_pcie_get_resources_2_3_2(struct qcom_pcie *pcie) in qcom_pcie_get_resources_2_3_2() argument
546 struct qcom_pcie_resources_2_3_2 *res = &pcie->res.v2_3_2; in qcom_pcie_get_resources_2_3_2()
547 struct dw_pcie *pci = pcie->pci; in qcom_pcie_get_resources_2_3_2()
570 static void qcom_pcie_deinit_2_3_2(struct qcom_pcie *pcie) in qcom_pcie_deinit_2_3_2() argument
572 struct qcom_pcie_resources_2_3_2 *res = &pcie->res.v2_3_2; in qcom_pcie_deinit_2_3_2()
578 static int qcom_pcie_init_2_3_2(struct qcom_pcie *pcie) in qcom_pcie_init_2_3_2() argument
580 struct qcom_pcie_resources_2_3_2 *res = &pcie->res.v2_3_2; in qcom_pcie_init_2_3_2()
581 struct dw_pcie *pci = pcie->pci; in qcom_pcie_init_2_3_2()
601 static int qcom_pcie_post_init_2_3_2(struct qcom_pcie *pcie) in qcom_pcie_post_init_2_3_2() argument
605 /* enable PCIe clocks and resets */ in qcom_pcie_post_init_2_3_2()
606 val = readl(pcie->parf + PARF_PHY_CTRL); in qcom_pcie_post_init_2_3_2()
608 writel(val, pcie->parf + PARF_PHY_CTRL); in qcom_pcie_post_init_2_3_2()
611 writel(0, pcie->parf + PARF_DBI_BASE_ADDR); in qcom_pcie_post_init_2_3_2()
614 val = readl(pcie->parf + PARF_SYS_CTRL); in qcom_pcie_post_init_2_3_2()
616 writel(val, pcie->parf + PARF_SYS_CTRL); in qcom_pcie_post_init_2_3_2()
618 val = readl(pcie->parf + PARF_MHI_CLOCK_RESET_CTRL); in qcom_pcie_post_init_2_3_2()
620 writel(val, pcie->parf + PARF_MHI_CLOCK_RESET_CTRL); in qcom_pcie_post_init_2_3_2()
622 val = readl(pcie->parf + PARF_AXI_MSTR_WR_ADDR_HALT_V2); in qcom_pcie_post_init_2_3_2()
624 writel(val, pcie->parf + PARF_AXI_MSTR_WR_ADDR_HALT_V2); in qcom_pcie_post_init_2_3_2()
626 qcom_pcie_clear_hpc(pcie->pci); in qcom_pcie_post_init_2_3_2()
631 static int qcom_pcie_get_resources_2_4_0(struct qcom_pcie *pcie) in qcom_pcie_get_resources_2_4_0() argument
633 struct qcom_pcie_resources_2_4_0 *res = &pcie->res.v2_4_0; in qcom_pcie_get_resources_2_4_0()
634 struct dw_pcie *pci = pcie->pci; in qcom_pcie_get_resources_2_4_0()
636 bool is_ipq = of_device_is_compatible(dev->of_node, "qcom,pcie-ipq4019"); in qcom_pcie_get_resources_2_4_0()
644 /* qcom,pcie-ipq4019 is defined without "iface" */ in qcom_pcie_get_resources_2_4_0()
673 static void qcom_pcie_deinit_2_4_0(struct qcom_pcie *pcie) in qcom_pcie_deinit_2_4_0() argument
675 struct qcom_pcie_resources_2_4_0 *res = &pcie->res.v2_4_0; in qcom_pcie_deinit_2_4_0()
681 static int qcom_pcie_init_2_4_0(struct qcom_pcie *pcie) in qcom_pcie_init_2_4_0() argument
683 struct qcom_pcie_resources_2_4_0 *res = &pcie->res.v2_4_0; in qcom_pcie_init_2_4_0()
684 struct dw_pcie *pci = pcie->pci; in qcom_pcie_init_2_4_0()
713 static int qcom_pcie_get_resources_2_3_3(struct qcom_pcie *pcie) in qcom_pcie_get_resources_2_3_3() argument
715 struct qcom_pcie_resources_2_3_3 *res = &pcie->res.v2_3_3; in qcom_pcie_get_resources_2_3_3()
716 struct dw_pcie *pci = pcie->pci; in qcom_pcie_get_resources_2_3_3()
745 static void qcom_pcie_deinit_2_3_3(struct qcom_pcie *pcie) in qcom_pcie_deinit_2_3_3() argument
747 struct qcom_pcie_resources_2_3_3 *res = &pcie->res.v2_3_3; in qcom_pcie_deinit_2_3_3()
752 static int qcom_pcie_init_2_3_3(struct qcom_pcie *pcie) in qcom_pcie_init_2_3_3() argument
754 struct qcom_pcie_resources_2_3_3 *res = &pcie->res.v2_3_3; in qcom_pcie_init_2_3_3()
755 struct dw_pcie *pci = pcie->pci; in qcom_pcie_init_2_3_3()
797 static int qcom_pcie_post_init_2_3_3(struct qcom_pcie *pcie) in qcom_pcie_post_init_2_3_3() argument
799 struct dw_pcie *pci = pcie->pci; in qcom_pcie_post_init_2_3_3()
803 writel(SLV_ADDR_SPACE_SZ, pcie->parf + PARF_SLV_ADDR_SPACE_SIZE); in qcom_pcie_post_init_2_3_3()
805 val = readl(pcie->parf + PARF_PHY_CTRL); in qcom_pcie_post_init_2_3_3()
807 writel(val, pcie->parf + PARF_PHY_CTRL); in qcom_pcie_post_init_2_3_3()
809 writel(0, pcie->parf + PARF_DBI_BASE_ADDR); in qcom_pcie_post_init_2_3_3()
814 pcie->parf + PARF_SYS_CTRL); in qcom_pcie_post_init_2_3_3()
815 writel(0, pcie->parf + PARF_Q2A_FLUSH); in qcom_pcie_post_init_2_3_3()
835 static int qcom_pcie_get_resources_2_7_0(struct qcom_pcie *pcie) in qcom_pcie_get_resources_2_7_0() argument
837 struct qcom_pcie_resources_2_7_0 *res = &pcie->res.v2_7_0; in qcom_pcie_get_resources_2_7_0()
838 struct dw_pcie *pci = pcie->pci; in qcom_pcie_get_resources_2_7_0()
889 static int qcom_pcie_init_2_7_0(struct qcom_pcie *pcie) in qcom_pcie_init_2_7_0() argument
891 struct qcom_pcie_resources_2_7_0 *res = &pcie->res.v2_7_0; in qcom_pcie_init_2_7_0()
892 struct dw_pcie *pci = pcie->pci; in qcom_pcie_init_2_7_0()
924 /* configure PCIe to RC mode */ in qcom_pcie_init_2_7_0()
925 writel(DEVICE_TYPE_RC, pcie->parf + PARF_DEVICE_TYPE); in qcom_pcie_init_2_7_0()
927 /* enable PCIe clocks and resets */ in qcom_pcie_init_2_7_0()
928 val = readl(pcie->parf + PARF_PHY_CTRL); in qcom_pcie_init_2_7_0()
930 writel(val, pcie->parf + PARF_PHY_CTRL); in qcom_pcie_init_2_7_0()
933 writel(0, pcie->parf + PARF_DBI_BASE_ADDR); in qcom_pcie_init_2_7_0()
936 val = readl(pcie->parf + PARF_SYS_CTRL); in qcom_pcie_init_2_7_0()
938 writel(val, pcie->parf + PARF_SYS_CTRL); in qcom_pcie_init_2_7_0()
940 val = readl(pcie->parf + PARF_MHI_CLOCK_RESET_CTRL); in qcom_pcie_init_2_7_0()
942 writel(val, pcie->parf + PARF_MHI_CLOCK_RESET_CTRL); in qcom_pcie_init_2_7_0()
945 val = readl(pcie->parf + PARF_PM_CTRL); in qcom_pcie_init_2_7_0()
947 writel(val, pcie->parf + PARF_PM_CTRL); in qcom_pcie_init_2_7_0()
949 val = readl(pcie->parf + PARF_AXI_MSTR_WR_ADDR_HALT_V2); in qcom_pcie_init_2_7_0()
951 writel(val, pcie->parf + PARF_AXI_MSTR_WR_ADDR_HALT_V2); in qcom_pcie_init_2_7_0()
962 static int qcom_pcie_post_init_2_7_0(struct qcom_pcie *pcie) in qcom_pcie_post_init_2_7_0() argument
964 qcom_pcie_clear_hpc(pcie->pci); in qcom_pcie_post_init_2_7_0()
969 static void qcom_pcie_deinit_2_7_0(struct qcom_pcie *pcie) in qcom_pcie_deinit_2_7_0() argument
971 struct qcom_pcie_resources_2_7_0 *res = &pcie->res.v2_7_0; in qcom_pcie_deinit_2_7_0()
978 static int qcom_pcie_config_sid_1_9_0(struct qcom_pcie *pcie) in qcom_pcie_config_sid_1_9_0() argument
987 void __iomem *bdf_to_sid_base = pcie->parf + PARF_BDF_TO_SID_TABLE_N; in qcom_pcie_config_sid_1_9_0()
988 struct device *dev = pcie->pci->dev; in qcom_pcie_config_sid_1_9_0()
999 val = readl(pcie->parf + PARF_BDF_TO_SID_CFG); in qcom_pcie_config_sid_1_9_0()
1001 writel(val, pcie->parf + PARF_BDF_TO_SID_CFG); in qcom_pcie_config_sid_1_9_0()
1054 static int qcom_pcie_get_resources_2_9_0(struct qcom_pcie *pcie) in qcom_pcie_get_resources_2_9_0() argument
1056 struct qcom_pcie_resources_2_9_0 *res = &pcie->res.v2_9_0; in qcom_pcie_get_resources_2_9_0()
1057 struct dw_pcie *pci = pcie->pci; in qcom_pcie_get_resources_2_9_0()
1078 static void qcom_pcie_deinit_2_9_0(struct qcom_pcie *pcie) in qcom_pcie_deinit_2_9_0() argument
1080 struct qcom_pcie_resources_2_9_0 *res = &pcie->res.v2_9_0; in qcom_pcie_deinit_2_9_0()
1085 static int qcom_pcie_init_2_9_0(struct qcom_pcie *pcie) in qcom_pcie_init_2_9_0() argument
1087 struct qcom_pcie_resources_2_9_0 *res = &pcie->res.v2_9_0; in qcom_pcie_init_2_9_0()
1088 struct device *dev = pcie->pci->dev; in qcom_pcie_init_2_9_0()
1114 static int qcom_pcie_post_init_2_9_0(struct qcom_pcie *pcie) in qcom_pcie_post_init_2_9_0() argument
1116 struct dw_pcie *pci = pcie->pci; in qcom_pcie_post_init_2_9_0()
1122 pcie->parf + PARF_SLV_ADDR_SPACE_SIZE); in qcom_pcie_post_init_2_9_0()
1124 val = readl(pcie->parf + PARF_PHY_CTRL); in qcom_pcie_post_init_2_9_0()
1126 writel(val, pcie->parf + PARF_PHY_CTRL); in qcom_pcie_post_init_2_9_0()
1128 writel(0, pcie->parf + PARF_DBI_BASE_ADDR); in qcom_pcie_post_init_2_9_0()
1130 writel(DEVICE_TYPE_RC, pcie->parf + PARF_DEVICE_TYPE); in qcom_pcie_post_init_2_9_0()
1132 pcie->parf + PARF_MHI_CLOCK_RESET_CTRL); in qcom_pcie_post_init_2_9_0()
1140 pcie->parf + PARF_SYS_CTRL); in qcom_pcie_post_init_2_9_0()
1142 writel(0, pcie->parf + PARF_Q2A_FLUSH); in qcom_pcie_post_init_2_9_0()
1158 writel(0, pcie->parf + PARF_BDF_TO_SID_TABLE_N + (4 * i)); in qcom_pcie_post_init_2_9_0()
1174 struct qcom_pcie *pcie = to_qcom_pcie(pci); in qcom_pcie_host_init() local
1177 qcom_ep_reset_assert(pcie); in qcom_pcie_host_init()
1179 ret = pcie->cfg->ops->init(pcie); in qcom_pcie_host_init()
1183 ret = phy_set_mode_ext(pcie->phy, PHY_MODE_PCIE, PHY_MODE_PCIE_RC); in qcom_pcie_host_init()
1187 ret = phy_power_on(pcie->phy); in qcom_pcie_host_init()
1191 if (pcie->cfg->ops->post_init) { in qcom_pcie_host_init()
1192 ret = pcie->cfg->ops->post_init(pcie); in qcom_pcie_host_init()
1197 qcom_ep_reset_deassert(pcie); in qcom_pcie_host_init()
1199 if (pcie->cfg->ops->config_sid) { in qcom_pcie_host_init()
1200 ret = pcie->cfg->ops->config_sid(pcie); in qcom_pcie_host_init()
1208 qcom_ep_reset_assert(pcie); in qcom_pcie_host_init()
1210 phy_power_off(pcie->phy); in qcom_pcie_host_init()
1212 pcie->cfg->ops->deinit(pcie); in qcom_pcie_host_init()
1220 struct qcom_pcie *pcie = to_qcom_pcie(pci); in qcom_pcie_host_deinit() local
1222 qcom_ep_reset_assert(pcie); in qcom_pcie_host_deinit()
1223 phy_power_off(pcie->phy); in qcom_pcie_host_deinit()
1224 pcie->cfg->ops->deinit(pcie); in qcom_pcie_host_deinit()
1342 static int qcom_pcie_icc_init(struct qcom_pcie *pcie) in qcom_pcie_icc_init() argument
1344 struct dw_pcie *pci = pcie->pci; in qcom_pcie_icc_init()
1347 pcie->icc_mem = devm_of_icc_get(pci->dev, "pcie-mem"); in qcom_pcie_icc_init()
1348 if (IS_ERR(pcie->icc_mem)) in qcom_pcie_icc_init()
1349 return PTR_ERR(pcie->icc_mem); in qcom_pcie_icc_init()
1356 * for the pcie-mem path. in qcom_pcie_icc_init()
1358 ret = icc_set_bw(pcie->icc_mem, 0, MBps_to_icc(250)); in qcom_pcie_icc_init()
1368 static void qcom_pcie_icc_update(struct qcom_pcie *pcie) in qcom_pcie_icc_update() argument
1370 struct dw_pcie *pci = pcie->pci; in qcom_pcie_icc_update()
1375 if (!pcie->icc_mem) in qcom_pcie_icc_update()
1403 ret = icc_set_bw(pcie->icc_mem, 0, width * bw); in qcom_pcie_icc_update()
1412 struct qcom_pcie *pcie = (struct qcom_pcie *)dev_get_drvdata(s->private); in qcom_pcie_link_transition_count() local
1415 readl_relaxed(pcie->mhi + PARF_DEBUG_CNT_PM_LINKST_IN_L0S)); in qcom_pcie_link_transition_count()
1418 readl_relaxed(pcie->mhi + PARF_DEBUG_CNT_PM_LINKST_IN_L1)); in qcom_pcie_link_transition_count()
1421 readl_relaxed(pcie->mhi + PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1)); in qcom_pcie_link_transition_count()
1424 readl_relaxed(pcie->mhi + PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2)); in qcom_pcie_link_transition_count()
1427 readl_relaxed(pcie->mhi + PARF_DEBUG_CNT_PM_LINKST_IN_L2)); in qcom_pcie_link_transition_count()
1432 static void qcom_pcie_init_debugfs(struct qcom_pcie *pcie) in qcom_pcie_init_debugfs() argument
1434 struct dw_pcie *pci = pcie->pci; in qcom_pcie_init_debugfs()
1442 pcie->debugfs = debugfs_create_dir(name, NULL); in qcom_pcie_init_debugfs()
1443 debugfs_create_devm_seqfile(dev, "link_transition_count", pcie->debugfs, in qcom_pcie_init_debugfs()
1451 struct qcom_pcie *pcie; in qcom_pcie_probe() local
1463 pcie = devm_kzalloc(dev, sizeof(*pcie), GFP_KERNEL); in qcom_pcie_probe()
1464 if (!pcie) in qcom_pcie_probe()
1480 pcie->pci = pci; in qcom_pcie_probe()
1482 pcie->cfg = pcie_cfg; in qcom_pcie_probe()
1484 pcie->reset = devm_gpiod_get_optional(dev, "perst", GPIOD_OUT_HIGH); in qcom_pcie_probe()
1485 if (IS_ERR(pcie->reset)) { in qcom_pcie_probe()
1486 ret = PTR_ERR(pcie->reset); in qcom_pcie_probe()
1490 pcie->parf = devm_platform_ioremap_resource_byname(pdev, "parf"); in qcom_pcie_probe()
1491 if (IS_ERR(pcie->parf)) { in qcom_pcie_probe()
1492 ret = PTR_ERR(pcie->parf); in qcom_pcie_probe()
1496 pcie->elbi = devm_platform_ioremap_resource_byname(pdev, "elbi"); in qcom_pcie_probe()
1497 if (IS_ERR(pcie->elbi)) { in qcom_pcie_probe()
1498 ret = PTR_ERR(pcie->elbi); in qcom_pcie_probe()
1505 pcie->mhi = devm_ioremap_resource(dev, res); in qcom_pcie_probe()
1506 if (IS_ERR(pcie->mhi)) { in qcom_pcie_probe()
1507 ret = PTR_ERR(pcie->mhi); in qcom_pcie_probe()
1512 pcie->phy = devm_phy_optional_get(dev, "pciephy"); in qcom_pcie_probe()
1513 if (IS_ERR(pcie->phy)) { in qcom_pcie_probe()
1514 ret = PTR_ERR(pcie->phy); in qcom_pcie_probe()
1518 ret = qcom_pcie_icc_init(pcie); in qcom_pcie_probe()
1522 ret = pcie->cfg->ops->get_resources(pcie); in qcom_pcie_probe()
1528 ret = phy_init(pcie->phy); in qcom_pcie_probe()
1532 platform_set_drvdata(pdev, pcie); in qcom_pcie_probe()
1540 qcom_pcie_icc_update(pcie); in qcom_pcie_probe()
1542 if (pcie->mhi) in qcom_pcie_probe()
1543 qcom_pcie_init_debugfs(pcie); in qcom_pcie_probe()
1548 phy_exit(pcie->phy); in qcom_pcie_probe()
1558 struct qcom_pcie *pcie = dev_get_drvdata(dev); in qcom_pcie_suspend_noirq() local
1565 ret = icc_set_bw(pcie->icc_mem, 0, kBps_to_icc(1)); in qcom_pcie_suspend_noirq()
1572 * Turn OFF the resources only for controllers without active PCIe in qcom_pcie_suspend_noirq()
1576 * Turning OFF the resources for controllers with active PCIe devices in qcom_pcie_suspend_noirq()
1578 * as kernel tries to access the PCIe devices config space for masking in qcom_pcie_suspend_noirq()
1586 if (!dw_pcie_link_up(pcie->pci)) { in qcom_pcie_suspend_noirq()
1587 qcom_pcie_host_deinit(&pcie->pci->pp); in qcom_pcie_suspend_noirq()
1588 pcie->suspended = true; in qcom_pcie_suspend_noirq()
1596 struct qcom_pcie *pcie = dev_get_drvdata(dev); in qcom_pcie_resume_noirq() local
1599 if (pcie->suspended) { in qcom_pcie_resume_noirq()
1600 ret = qcom_pcie_host_init(&pcie->pci->pp); in qcom_pcie_resume_noirq()
1604 pcie->suspended = false; in qcom_pcie_resume_noirq()
1607 qcom_pcie_icc_update(pcie); in qcom_pcie_resume_noirq()
1613 { .compatible = "qcom,pcie-apq8064", .data = &cfg_2_1_0 },
1614 { .compatible = "qcom,pcie-apq8084", .data = &cfg_1_0_0 },
1615 { .compatible = "qcom,pcie-ipq4019", .data = &cfg_2_4_0 },
1616 { .compatible = "qcom,pcie-ipq6018", .data = &cfg_2_9_0 },
1617 { .compatible = "qcom,pcie-ipq8064", .data = &cfg_2_1_0 },
1618 { .compatible = "qcom,pcie-ipq8064-v2", .data = &cfg_2_1_0 },
1619 { .compatible = "qcom,pcie-ipq8074", .data = &cfg_2_3_3 },
1620 { .compatible = "qcom,pcie-ipq8074-gen3", .data = &cfg_2_9_0 },
1621 { .compatible = "qcom,pcie-ipq9574", .data = &cfg_2_9_0 },
1622 { .compatible = "qcom,pcie-msm8996", .data = &cfg_2_3_2 },
1623 { .compatible = "qcom,pcie-qcs404", .data = &cfg_2_4_0 },
1624 { .compatible = "qcom,pcie-sa8540p", .data = &cfg_1_9_0 },
1625 { .compatible = "qcom,pcie-sa8775p", .data = &cfg_1_9_0},
1626 { .compatible = "qcom,pcie-sc7280", .data = &cfg_1_9_0 },
1627 { .compatible = "qcom,pcie-sc8180x", .data = &cfg_1_9_0 },
1628 { .compatible = "qcom,pcie-sc8280xp", .data = &cfg_1_9_0 },
1629 { .compatible = "qcom,pcie-sdm845", .data = &cfg_2_7_0 },
1630 { .compatible = "qcom,pcie-sdx55", .data = &cfg_1_9_0 },
1631 { .compatible = "qcom,pcie-sm8150", .data = &cfg_1_9_0 },
1632 { .compatible = "qcom,pcie-sm8250", .data = &cfg_1_9_0 },
1633 { .compatible = "qcom,pcie-sm8350", .data = &cfg_1_9_0 },
1634 { .compatible = "qcom,pcie-sm8450-pcie0", .data = &cfg_1_9_0 },
1635 { .compatible = "qcom,pcie-sm8450-pcie1", .data = &cfg_1_9_0 },
1636 { .compatible = "qcom,pcie-sm8550", .data = &cfg_1_9_0 },
1659 .name = "qcom-pcie",