Lines Matching refs:Reg
35 using Reg = dwarf::Reg; in WriteCIE() local
43 opcodes.DefCFA(Reg::ArmCore(13), 0); // R13(SP). in WriteCIE()
47 opcodes.Undefined(Reg::ArmCore(reg)); in WriteCIE()
49 opcodes.SameValue(Reg::ArmCore(reg)); in WriteCIE()
55 opcodes.Undefined(Reg::ArmFp(reg)); in WriteCIE()
57 opcodes.SameValue(Reg::ArmFp(reg)); in WriteCIE()
60 auto return_reg = Reg::ArmCore(14); // R14(LR). in WriteCIE()
66 opcodes.DefCFA(Reg::Arm64Core(31), 0); // R31(SP). in WriteCIE()
70 opcodes.Undefined(Reg::Arm64Core(reg)); in WriteCIE()
72 opcodes.SameValue(Reg::Arm64Core(reg)); in WriteCIE()
78 opcodes.Undefined(Reg::Arm64Fp(reg)); in WriteCIE()
80 opcodes.SameValue(Reg::Arm64Fp(reg)); in WriteCIE()
83 auto return_reg = Reg::Arm64Core(30); // R30(LR). in WriteCIE()
90 opcodes.DefCFA(Reg::MipsCore(29), 0); // R29(SP). in WriteCIE()
94 opcodes.Undefined(Reg::MipsCore(reg)); in WriteCIE()
96 opcodes.SameValue(Reg::MipsCore(reg)); in WriteCIE()
102 opcodes.Undefined(Reg::Mips64Fp(reg)); in WriteCIE()
104 opcodes.SameValue(Reg::Mips64Fp(reg)); in WriteCIE()
107 auto return_reg = Reg::MipsCore(31); // R31(RA). in WriteCIE()
115 opcodes.DefCFA(Reg::X86Core(4), 4); // R4(ESP). in WriteCIE()
116 opcodes.Offset(Reg::X86Core(8), -4); // R8(EIP). in WriteCIE()
120 opcodes.Undefined(Reg::X86Core(reg)); in WriteCIE()
124 opcodes.SameValue(Reg::X86Core(reg)); in WriteCIE()
130 opcodes.Undefined(Reg::X86Fp(reg)); in WriteCIE()
133 auto return_reg = Reg::X86Core(8); // R8(EIP). in WriteCIE()
139 opcodes.DefCFA(Reg::X86_64Core(4), 8); // R4(RSP). in WriteCIE()
140 opcodes.Offset(Reg::X86_64Core(16), -8); // R16(RIP). in WriteCIE()
146 opcodes.Undefined(Reg::X86_64Core(reg)); in WriteCIE()
148 opcodes.SameValue(Reg::X86_64Core(reg)); in WriteCIE()
154 opcodes.Undefined(Reg::X86_64Fp(reg)); in WriteCIE()
156 opcodes.SameValue(Reg::X86_64Fp(reg)); in WriteCIE()
159 auto return_reg = Reg::X86_64Core(16); // R16(RIP). in WriteCIE()