Lines Matching refs:SPL

6 ; PTX32:        mov.u32          %SPL, __local_depot{{[0-9]+}};
7 ; PTX32:        cvta.local.u32   %SP, %SPL;
10 ; PTX64:        mov.u64          %SPL, __local_depot{{[0-9]+}};
11 ; PTX64:        cvta.local.u64   %SP, %SPL;
20 ; PTX32:        mov.u32          %SPL, __local_depot{{[0-9]+}};
21 ; PTX32:        cvta.local.u32   %SP, %SPL;
23 ; PTX32:        add.u32          %r[[SP_REG:[0-9]+]], %SPL, 0;
25 ; PTX64:        mov.u64          %SPL, __local_depot{{[0-9]+}};
26 ; PTX64:        cvta.local.u64   %SP, %SPL;
28 ; PTX64:        add.u64          %rd[[SP_REG:[0-9]+]], %SPL, 0;
42 ; PTX32:        mov.u32          %SPL, __local_depot{{[0-9]+}};
43 ; PTX32-NOT:    cvta.local.u32   %SP, %SPL;
45 ; PTX32:        add.u32          %r{{[0-9]+}}, %SPL, 0;
47 ; PTX64:        mov.u64          %SPL, __local_depot{{[0-9]+}};
48 ; PTX64-NOT:    cvta.local.u64   %SP, %SPL;
50 ; PTX64:        add.u64          %rd{{[0-9]+}}, %SPL, 0;
60 ; PTX32:        cvta.local.u32   %SP, %SPL;
62 ; PTX32:        add.u32          {{%r[0-9]+}}, %SPL, 0;
64 ; PTX32:        add.u32          {{%r[0-9]+}}, %SPL, 4;
67 ; PTX64:        cvta.local.u64   %SP, %SPL;
69 ; PTX64:        add.u64          {{%rd[0-9]+}}, %SPL, 0;
71 ; PTX64:        add.u64          {{%rd[0-9]+}}, %SPL, 4;