Lines Matching refs:v
131 #define DDRMC_CR02_DRAM_TINIT(v) ((v) & 0xffffff) argument
132 #define DDRMC_CR10_TRST_PWRON(v) (v) argument
133 #define DDRMC_CR11_CKE_INACTIVE(v) (v) argument
134 #define DDRMC_CR12_WRLAT(v) (((v) & 0x1f) << 8) argument
135 #define DDRMC_CR12_CASLAT_LIN(v) ((v) & 0x3f) argument
136 #define DDRMC_CR13_TRC(v) (((v) & 0xff) << 24) argument
137 #define DDRMC_CR13_TRRD(v) (((v) & 0xff) << 16) argument
138 #define DDRMC_CR13_TCCD(v) (((v) & 0x1f) << 8) argument
139 #define DDRMC_CR13_TBST_INT_INTERVAL(v) ((v) & 0x7) argument
140 #define DDRMC_CR14_TFAW(v) (((v) & 0x3f) << 24) argument
141 #define DDRMC_CR14_TRP(v) (((v) & 0x1f) << 16) argument
142 #define DDRMC_CR14_TWTR(v) (((v) & 0xf) << 8) argument
143 #define DDRMC_CR14_TRAS_MIN(v) ((v) & 0xff) argument
144 #define DDRMC_CR16_TMRD(v) (((v) & 0x1f) << 24) argument
145 #define DDRMC_CR16_TRTP(v) (((v) & 0xf) << 16) argument
146 #define DDRMC_CR17_TRAS_MAX(v) (((v) & 0x1ffff) << 8) argument
147 #define DDRMC_CR17_TMOD(v) ((v) & 0xff) argument
148 #define DDRMC_CR18_TCKESR(v) (((v) & 0x1f) << 8) argument
149 #define DDRMC_CR18_TCKE(v) ((v) & 0x7) argument
151 #define DDRMC_CR21_TRCD_INT(v) (((v) & 0xff) << 16) argument
152 #define DDRMC_CR21_TRAS_LOCKOUT(v) ((v) << 8) argument
154 #define DDRMC_CR22_TDAL(v) (((v) & 0x3f) << 16) argument
155 #define DDRMC_CR23_BSTLEN(v) (((v) & 0x7) << 24) argument
156 #define DDRMC_CR23_TDLL(v) ((v) & 0xffff) argument
157 #define DDRMC_CR24_TRP_AB(v) ((v) & 0x1f) argument
159 #define DDRMC_CR26_TREF(v) (((v) & 0xffff) << 16) argument
160 #define DDRMC_CR26_TRFC(v) ((v) & 0x3ff) argument
161 #define DDRMC_CR28_TREF_INT(v) ((v) & 0xffff) argument
162 #define DDRMC_CR29_TPDEX(v) ((v) & 0xffff) argument
163 #define DDRMC_CR30_TXPDLL(v) ((v) & 0xffff) argument
164 #define DDRMC_CR31_TXSNR(v) (((v) & 0xffff) << 16) argument
165 #define DDRMC_CR31_TXSR(v) ((v) & 0xffff) argument
167 #define DDRMC_CR34_CKSRX(v) (((v) & 0xf) << 16) argument
168 #define DDRMC_CR34_CKSRE(v) (((v) & 0xf) << 8) argument
169 #define DDRMC_CR38_FREQ_CHG_EN(v) (((v) & 0x1) << 8) argument
170 #define DDRMC_CR39_PHY_INI_COM(v) (((v) & 0xffff) << 16) argument
171 #define DDRMC_CR39_PHY_INI_STA(v) (((v) & 0xff) << 8) argument
172 #define DDRMC_CR39_FRQ_CH_DLLOFF(v) ((v) & 0x3) argument
174 #define DDRMC_CR48_MR1_DA_0(v) (((v) & 0xffff) << 16) argument
175 #define DDRMC_CR48_MR0_DA_0(v) ((v) & 0xffff) argument
176 #define DDRMC_CR66_ZQCL(v) (((v) & 0xfff) << 16) argument
177 #define DDRMC_CR66_ZQINIT(v) ((v) & 0xfff) argument
178 #define DDRMC_CR67_ZQCS(v) ((v) & 0xfff) argument
179 #define DDRMC_CR69_ZQ_ON_SREF_EX(v) (((v) & 0xf) << 8) argument
180 #define DDRMC_CR70_REF_PER_ZQ(v) (v) argument
181 #define DDRMC_CR72_ZQCS_ROTATE(v) (((v) & 0x1) << 24) argument
182 #define DDRMC_CR73_APREBIT(v) (((v) & 0xf) << 24) argument
183 #define DDRMC_CR73_COL_DIFF(v) (((v) & 0x7) << 16) argument
184 #define DDRMC_CR73_ROW_DIFF(v) (((v) & 0x3) << 8) argument
187 #define DDRMC_CR74_CMD_AGE_CNT(v) (((v) & 0xff) << 8) argument
188 #define DDRMC_CR74_AGE_CNT(v) ((v) & 0xff) argument
193 #define DDRMC_CR76_NQENT_ACTDIS(v) (((v) & 0x7) << 24) argument
194 #define DDRMC_CR76_D_RW_G_BKCN(v) (((v) & 0x3) << 16) argument
200 #define DDRMC_CR78_Q_FULLNESS(v) (((v) & 0x7) << 24) argument
201 #define DDRMC_CR78_BUR_ON_FLY_BIT(v) ((v) & 0xf) argument
202 #define DDRMC_CR79_CTLUPD_AREF(v) (((v) & 0x1) << 24) argument
204 #define DDRMC_CR87_ODT_WR_MAPCS0(v) ((v) << 24) argument
205 #define DDRMC_CR87_ODT_RD_MAPCS0(v) ((v) << 16) argument
206 #define DDRMC_CR88_TODTL_CMD(v) (((v) & 0x1f) << 16) argument
207 #define DDRMC_CR89_AODT_RWSMCS(v) ((v) & 0xf) argument
208 #define DDRMC_CR91_R2W_SMCSDL(v) (((v) & 0x7) << 16) argument
209 #define DDRMC_CR96_WLMRD(v) (((v) & 0x3f) << 8) argument
210 #define DDRMC_CR96_WLDQSEN(v) ((v) & 0x3f) argument
212 #define DDRMC_CR98_WRLVL_DL_0(v) ((v) & 0xffff) argument
213 #define DDRMC_CR99_WRLVL_DL_1(v) ((v) & 0xffff) argument
216 #define DDRMC_CR105_RDLVL_DL_0(v) (((v) & 0xff) << 8) argument
217 #define DDRMC_CR106_RDLVL_GTDL_0(v) ((v) & 0xff) argument
218 #define DDRMC_CR110_RDLVL_DL_1(v) ((v) & 0xff) argument
219 #define DDRMC_CR110_RDLVL_GTDL_1(v) (((v) & 0xff) << 16) argument
220 #define DDRMC_CR114_RDLVL_GTDL_2(v) (((v) & 0xffff) << 8) argument
221 #define DDRMC_CR115_RDLVL_GTDL_2(v) ((v) & 0xff) argument
222 #define DDRMC_CR117_AXI0_W_PRI(v) (((v) & 0x3) << 8) argument
223 #define DDRMC_CR117_AXI0_R_PRI(v) ((v) & 0x3) argument
224 #define DDRMC_CR118_AXI1_W_PRI(v) (((v) & 0x3) << 24) argument
225 #define DDRMC_CR118_AXI1_R_PRI(v) (((v) & 0x3) << 16) argument
226 #define DDRMC_CR120_AXI0_PRI1_RPRI(v) (((v) & 0xf) << 24) argument
227 #define DDRMC_CR120_AXI0_PRI0_RPRI(v) (((v) & 0xf) << 16) argument
228 #define DDRMC_CR121_AXI0_PRI3_RPRI(v) (((v) & 0xf) << 8) argument
229 #define DDRMC_CR121_AXI0_PRI2_RPRI(v) ((v) & 0xf) argument
230 #define DDRMC_CR122_AXI1_PRI1_RPRI(v) (((v) & 0xf) << 24) argument
231 #define DDRMC_CR122_AXI1_PRI0_RPRI(v) (((v) & 0xf) << 16) argument
232 #define DDRMC_CR122_AXI0_PRIRLX(v) ((v) & 0x3ff) argument
233 #define DDRMC_CR123_AXI1_PRI3_RPRI(v) (((v) & 0xf) << 8) argument
234 #define DDRMC_CR123_AXI1_PRI2_RPRI(v) ((v) & 0xf) argument
236 #define DDRMC_CR124_AXI1_PRIRLX(v) ((v) & 0x3ff) argument
237 #define DDRMC_CR126_PHY_RDLAT(v) (((v) & 0x3f) << 8) argument
238 #define DDRMC_CR132_WRLAT_ADJ(v) (((v) & 0x1f) << 8) argument
239 #define DDRMC_CR132_RDLAT_ADJ(v) ((v) & 0x3f) argument
240 #define DDRMC_CR137_PHYCTL_DL(v) (((v) & 0xf) << 16) argument
241 #define DDRMC_CR138_PHY_WRLV_MXDL(v) (((v) & 0xffff) << 16) argument
242 #define DDRMC_CR138_PHYDRAM_CK_EN(v) (((v) & 0x8) << 8) argument
243 #define DDRMC_CR139_PHY_WRLV_RESPLAT(v) (((v) & 0xff) << 24) argument
244 #define DDRMC_CR139_PHY_WRLV_LOAD(v) (((v) & 0xff) << 16) argument
245 #define DDRMC_CR139_PHY_WRLV_DLL(v) (((v) & 0xff) << 8) argument
246 #define DDRMC_CR139_PHY_WRLV_EN(v) ((v) & 0xff) argument
247 #define DDRMC_CR140_PHY_WRLV_WW(v) ((v) & 0x3ff) argument
248 #define DDRMC_CR143_RDLV_GAT_MXDL(v) (((v) & 0xffff) << 16) argument
249 #define DDRMC_CR143_RDLV_MXDL(v) ((v) & 0xffff) argument
250 #define DDRMC_CR144_PHY_RDLVL_RES(v) (((v) & 0xff) << 24) argument
251 #define DDRMC_CR144_PHY_RDLV_LOAD(v) (((v) & 0xff) << 16) argument
252 #define DDRMC_CR144_PHY_RDLV_DLL(v) (((v) & 0xff) << 8) argument
253 #define DDRMC_CR144_PHY_RDLV_EN(v) ((v) & 0xff) argument
254 #define DDRMC_CR145_PHY_RDLV_RR(v) ((v) & 0x3ff) argument
255 #define DDRMC_CR146_PHY_RDLVL_RESP(v) (v) argument
256 #define DDRMC_CR147_RDLV_RESP_MASK(v) ((v) & 0xfffff) argument
257 #define DDRMC_CR148_RDLV_GATE_RESP_MASK(v) ((v) & 0xfffff) argument
258 #define DDRMC_CR151_RDLV_GAT_DQ_ZERO_CNT(v) (((v) & 0xf) << 8) argument
259 #define DDRMC_CR151_RDLVL_DQ_ZERO_CNT(v) ((v) & 0xf) argument
260 #define DDRMC_CR154_PAD_ZQ_EARLY_CMP_EN_TIMER(v) (((v) & 0x1f) << 27) argument
261 #define DDRMC_CR154_PAD_ZQ_MODE(v) (((v) & 0x3) << 21) argument
262 #define DDRMC_CR154_DDR_SEL_PAD_CONTR(v) (((v) & 0x3) << 18) argument
263 #define DDRMC_CR154_PAD_ZQ_HW_FOR(v) (((v) & 0x1) << 14) argument
265 #define DDRMC_CR155_PAD_ODT_BYTE1(v) (((v) & 0x7) << 3) argument
266 #define DDRMC_CR155_PAD_ODT_BYTE0(v) ((v) & 0x7) argument
267 #define DDRMC_CR158_TWR(v) ((v) & 0x3f) argument
268 #define DDRMC_CR161_ODT_EN(v) (((v) & 0x1) << 16) argument
269 #define DDRMC_CR161_TODTH_RD(v) (((v) & 0xf) << 8) argument
270 #define DDRMC_CR161_TODTH_WR(v) ((v) & 0xf) argument