Lines Matching refs:M4
121 MUX_VAL(CP(GPMC_NCS4), (IEN | PTD | EN | M4)) \
124 MUX_VAL(CP(GPMC_NCS7), (IDIS | PTD | EN | M4)) /*GPIO_58*/ \
133 MUX_VAL(CP(GPMC_WAIT1), (IEN | PTU | EN | M4)) \
134 MUX_VAL(CP(GPMC_WAIT2), (IEN | PTU | EN | M4)) /*GPIO_64*/\
135 MUX_VAL(CP(GPMC_WAIT3), (IEN | PTU | EN | M4)) \
170 MUX_VAL(CP(CAM_FLD), (IDIS | PTD | DIS | M4)) /*GPIO_98*/\
184 MUX_VAL(CP(CAM_WEN), (IEN | PTD | DIS | M4)) /*GPIO_167*/\
197 MUX_VAL(CP(MMC1_DAT4), (IEN | PTU | EN | M4)) \
199 MUX_VAL(CP(MMC1_DAT5), (IEN | PTU | EN | M4)) \
200 MUX_VAL(CP(MMC1_DAT6), (IEN | PTU | EN | M4)) \
201 MUX_VAL(CP(MMC1_DAT7), (IEN | PTU | EN | M4)) \
209 MUX_VAL(CP(MMC2_DAT4), (IDIS | PTU | EN | M4)) \
210 MUX_VAL(CP(MMC2_DAT5), (IDIS | PTU | EN | M4)) \
211 MUX_VAL(CP(MMC2_DAT6), (IDIS | PTU | EN | M4)) \
212 MUX_VAL(CP(MMC2_DAT7), (IDIS | PTU | EN | M4)) \
222 MUX_VAL(CP(MCBSP2_FSX), (IEN | PTD | EN | M4)) /*GPIO_116*/ \
223 MUX_VAL(CP(MCBSP2_CLKX), (IEN | PTD | EN | M4)) \
224 MUX_VAL(CP(MCBSP2_DR), (IEN | PTD | EN | M4)) \
225 MUX_VAL(CP(MCBSP2_DX), (IEN | PTD | EN | M4)) \
227 MUX_VAL(CP(MCBSP3_DX), (IEN | PTU | EN | M4)) \
228 MUX_VAL(CP(MCBSP3_DR), (IEN | PTU | EN | M4)) \
229 MUX_VAL(CP(MCBSP3_CLKX), (IEN | PTU | EN | M4)) \
230 MUX_VAL(CP(MCBSP3_FSX), (IEN | PTU | EN | M4)) \
232 MUX_VAL(CP(MCBSP4_CLKX), (IEN | PTD | DIS | M4)) /*GPIO_152*/\
233 MUX_VAL(CP(MCBSP4_DR), (IDIS | PTD | DIS | M4)) /*GPIO_153*/\
234 MUX_VAL(CP(MCBSP4_DX), (IDIS | PTD | DIS | M4)) /*GPIO_154*/\
235 MUX_VAL(CP(MCBSP4_FSX), (IEN | PTD | DIS | M4)) /*GPIO_155*/\
238 MUX_VAL(CP(UART1_RTS), (IEN | PTU | EN | M4)) \
239 MUX_VAL(CP(UART1_CTS), (IEN | PTU | EN | M4)) \
247 MUX_VAL(CP(UART3_CTS_RCTX), (IDIS | PTD | DIS | M4)) /*GPIO_163*/ \
248 MUX_VAL(CP(UART3_RTS_SD), (IEN | PTD | DIS | M4)) /*GPIO_164*/\
265 MUX_VAL(CP(MCSPI1_CS1), (IEN | PTD | EN | M4)) /*GPIO_175*/\
266 MUX_VAL(CP(MCSPI1_CS2), (IEN | PTD | EN | M4)) /*GPIO_176*/\
267 MUX_VAL(CP(MCSPI1_CS3), (IEN | PTD | EN | M4)) \
272 MUX_VAL(CP(MCSPI2_CS0), (IEN | PTD | EN | M4)) \
273 MUX_VAL(CP(MCSPI2_CS1), (IEN | PTD | EN | M4)) \
317 MUX_VAL(CP(HDQ_SIO), (IEN | PTD | EN | M4)) \
322 MUX_VAL(CP(SYS_NRESWARM), (IDIS | PTU | DIS | M4)) \
324 MUX_VAL(CP(SYS_BOOT0), (IEN | PTD | DIS | M4)) /*GPIO_2*/\
325 MUX_VAL(CP(SYS_BOOT1), (IEN | PTD | DIS | M4)) /*GPIO_3 */\
326 MUX_VAL(CP(SYS_BOOT2), (IEN | PTD | DIS | M4)) /*GPIO_4*/\
327 MUX_VAL(CP(SYS_BOOT3), (IEN | PTD | DIS | M4)) /*GPIO_5*/\
328 MUX_VAL(CP(SYS_BOOT4), (IEN | PTD | DIS | M4)) /*GPIO_6*/\
329 MUX_VAL(CP(SYS_BOOT5), (IEN | PTD | DIS | M4)) /*GPIO_7*/\
330 MUX_VAL(CP(SYS_BOOT6), (IDIS | PTD | DIS | M4)) /*GPIO_8*/\
343 MUX_VAL(CP(JTAG_EMU0), (IDIS | PTD | EN | M4)) /*GPIO_11*/ \
344 MUX_VAL(CP(JTAG_EMU1), (IDIS | PTD | EN | M4)) /*GPIO_31*/ \
362 MUX_VAL(CP(ETK_D10_ES2), (IEN | PTU | EN | M4)) \
363 MUX_VAL(CP(ETK_D11_ES2), (IDIS | PTD | DIS | M4)) \
364 MUX_VAL(CP(ETK_D12_ES2), (IEN | PTD | EN | M4)) \
365 MUX_VAL(CP(ETK_D13_ES2), (IEN | PTD | DIS | M4)) \
366 MUX_VAL(CP(ETK_D14_ES2), (IEN | PTD | DIS | M4)) \
367 MUX_VAL(CP(ETK_D15_ES2), (IEN | PTD | DIS | M4)) \