55 	u32 temp32;  in fsl_ddr_set_memctl_regs()  local
263 		temp32 = ddr_in32(&ddr->debug[28]);  in fsl_ddr_set_memctl_regs()
264 		temp32 |= DDR_TX_BD_DIS;  in fsl_ddr_set_memctl_regs()
265 		ddr_out32(&ddr->debug[28], temp32);  in fsl_ddr_set_memctl_regs()
286 	temp32 = ddr_in32(&ddr->debug[25]);  in fsl_ddr_set_memctl_regs()
287 	temp32 &= ~DDR_CAS_TO_PRE_SUB_MASK;  in fsl_ddr_set_memctl_regs()
288 	temp32 |= 9 << DDR_CAS_TO_PRE_SUB_SHIFT;  in fsl_ddr_set_memctl_regs()
289 	ddr_out32(&ddr->debug[25], temp32);  in fsl_ddr_set_memctl_regs()
293 	temp32 = get_ddr_freq(ctrl_num) / 1000000;  in fsl_ddr_set_memctl_regs()
294 	if ((temp32 > 1900) && (temp32 < 2300)) {  in fsl_ddr_set_memctl_regs()
295 		temp32 = ddr_in32(&ddr->debug[28]);  in fsl_ddr_set_memctl_regs()
296 		ddr_out32(&ddr->debug[28], temp32 | 0x000a0000);  in fsl_ddr_set_memctl_regs()
314 	temp32 = regs->ddr_sdram_cfg;  in fsl_ddr_set_memctl_regs()
315 	temp32 &= ~(SDRAM_CFG_MEM_EN);  in fsl_ddr_set_memctl_regs()
316 	ddr_out32(&ddr->sdram_cfg, temp32);  in fsl_ddr_set_memctl_regs()
331 		temp32 = ddr_in32(&ddr->sdram_cfg_2);  in fsl_ddr_set_memctl_regs()
332 		temp32 |= SDRAM_CFG2_FRC_SR;  in fsl_ddr_set_memctl_regs()
333 		ddr_out32(&ddr->sdram_cfg_2, temp32);  in fsl_ddr_set_memctl_regs()
337 		temp32 = (ddr_in32(&ddr->sdram_cfg) | SDRAM_CFG_BI);  in fsl_ddr_set_memctl_regs()
340 		temp32 = ddr_in32(&ddr->sdram_cfg) & ~SDRAM_CFG_BI;  in fsl_ddr_set_memctl_regs()
342 	ddr_out32(&ddr->sdram_cfg, temp32 | SDRAM_CFG_MEM_EN);  in fsl_ddr_set_memctl_regs()
378 			temp32 = mr6 | vref_seq[0];  in fsl_ddr_set_memctl_regs()
380 						temp32, MD_CNTL_MD_EN);  in fsl_ddr_set_memctl_regs()
382 			debug("MR6 = 0x%08x\n", temp32);  in fsl_ddr_set_memctl_regs()
383 			temp32 = mr6 | vref_seq[1];  in fsl_ddr_set_memctl_regs()
385 						temp32, MD_CNTL_MD_EN);  in fsl_ddr_set_memctl_regs()
387 			debug("MR6 = 0x%08x\n", temp32);  in fsl_ddr_set_memctl_regs()
388 			temp32 = mr6 | vref_seq[2];  in fsl_ddr_set_memctl_regs()
390 						temp32, MD_CNTL_MD_EN);  in fsl_ddr_set_memctl_regs()
392 			debug("MR6 = 0x%08x\n", temp32);  in fsl_ddr_set_memctl_regs()
395 		temp32 = ddr_in32(&ddr->debug[28]);  in fsl_ddr_set_memctl_regs()
396 		temp32 &= ~DDR_TX_BD_DIS; /* Enable deskew */  in fsl_ddr_set_memctl_regs()
397 		ddr_out32(&ddr->debug[28], temp32);  in fsl_ddr_set_memctl_regs()
497 		temp32 = ddr_in32(&ddr->sdram_cfg_2);  in fsl_ddr_set_memctl_regs()
498 		temp32 &= ~SDRAM_CFG2_FRC_SR;  in fsl_ddr_set_memctl_regs()
499 		ddr_out32(&ddr->sdram_cfg_2, temp32);  in fsl_ddr_set_memctl_regs()