Lines Matching refs:ctrl_base
109 void *ctrl_base; member
146 pcie->ctrl_base + PCIE_ATU_VIEWPORT); in pcie_dw_prog_outbound_atu()
147 writel(lower_32_bits(cpu_addr), pcie->ctrl_base + PCIE_ATU_LOWER_BASE); in pcie_dw_prog_outbound_atu()
148 writel(upper_32_bits(cpu_addr), pcie->ctrl_base + PCIE_ATU_UPPER_BASE); in pcie_dw_prog_outbound_atu()
150 pcie->ctrl_base + PCIE_ATU_LIMIT); in pcie_dw_prog_outbound_atu()
152 pcie->ctrl_base + PCIE_ATU_LOWER_TARGET); in pcie_dw_prog_outbound_atu()
154 pcie->ctrl_base + PCIE_ATU_UPPER_TARGET); in pcie_dw_prog_outbound_atu()
155 writel(type, pcie->ctrl_base + PCIE_ATU_CR1); in pcie_dw_prog_outbound_atu()
156 writel(PCIE_ATU_ENABLE, pcie->ctrl_base + PCIE_ATU_CR2); in pcie_dw_prog_outbound_atu()
194 va_address = (uintptr_t)pcie->ctrl_base; in set_cfg_address()
502 if (!pcie_dw_mvebu_pcie_link_up(pcie->ctrl_base, LINK_SPEED_GEN_3)) { in pcie_dw_mvebu_probe()
506 pcie_dw_get_link_speed(pcie->ctrl_base), in pcie_dw_mvebu_probe()
507 pcie_dw_get_link_width(pcie->ctrl_base), in pcie_dw_mvebu_probe()
525 clrsetbits_le32(pcie->ctrl_base + PCI_CLASS_REVISION, in pcie_dw_mvebu_probe()
528 pcie_dw_set_host_bars(pcie->ctrl_base); in pcie_dw_mvebu_probe()
549 pcie->ctrl_base = (void *)devfdt_get_addr_index(dev, 0); in pcie_dw_mvebu_ofdata_to_platdata()
550 if ((fdt_addr_t)pcie->ctrl_base == FDT_ADDR_T_NONE) in pcie_dw_mvebu_ofdata_to_platdata()