28 # define SCSCR_INIT(port)          0x30 /* TIE=0,RIE=0,TE=1,RE=1 */  argument
41 # define SCSCR_INIT(port) (port->mapbase == SCIF2) ? 0xF3 : 0xF0  argument
49 # define SCSCR_INIT(port)  0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */  argument
57 # define SCSCR_INIT(port) 0x3a /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */  argument
67 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \  argument
75 # define SCSCR_INIT(port)          0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */  argument
81 # define SCSCR_INIT(port)          0x3B  argument
87 # define SCSCR_INIT(port) 0x32	/* TIE=0,RIE=0,TE=1,RE=1,REIE=0,CKE=1 */  argument
95 # define SCSCR_INIT(port)	0x0038	/* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */  argument
100 # define SCSCR_INIT(port)	0x0038  /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */  argument
109 # define SCSCR_INIT(port)       0x0038  /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */  argument
112 # define SCSCR_INIT(port) ((port)->type == PORT_SCIFA ? \  argument
123 # define SCSCR_INIT(port) 0x0038  /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */  argument
127 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */  argument
137 # define SCSCR_INIT(port)  0x38		/* TIE=0,RIE=0, TE=1,RE=1,REIE=1 */  argument
139 # define SCSCR_INIT(port)          0x30 /* TIE=0,RIE=0,TE=1,RE=1 */  argument
142 # define SCSCR_INIT(port)          0x30 /* TIE=0,RIE=0,TE=1,RE=1 */  argument
151 # define SCSCR_INIT(port)	0x38  argument
158 # define SCSCR_INIT(port)	0x38	/* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */  argument
164 # define SCSCR_INIT(port)	0x3c /* TIE=0,RIE=0,TE=1,RE=1,REIE=1,cke=2 */  argument
172 # define SCSCR_INIT(port)	0x38  argument
175 # define SCSCR_INIT(port)	0x3a  argument
187 # define SCSCR_INIT(port)	0x3a	/* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */  argument
203 # define SCSCR_INIT(port)	0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */  argument
213 # define SCSCR_INIT(port)	0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */  argument
219 # define SCSCR_INIT(port)	0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */  argument
226 # define SCSCR_INIT(port)	0x38	/* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */  argument
234 # define SCSCR_INIT(port)	(port->clk_mode == EXT_CLK ? 0x32 : 0x30)  argument
327 #define SCxSR_TEND(port)\  argument
329 #define SCxSR_ERRORS(port)\  argument
331 #define SCxSR_RDxF(port)\  argument
333 #define SCxSR_TDxE(port)\  argument
335 #define SCxSR_FER(port)\  argument
337 #define SCxSR_PER(port)\  argument
339 #define SCxSR_BRK(port)\  argument
341 #define SCxSR_ORER(port)\  argument
352 # define SCxSR_RDxF_CLEAR(port)	 (sci_in(port, SCxSR) & 0xfffc)  argument
353 # define SCxSR_ERROR_CLEAR(port) (sci_in(port, SCxSR) & 0xfd73)  argument
354 # define SCxSR_TDxE_CLEAR(port)	 (sci_in(port, SCxSR) & 0xffdf)  argument
355 # define SCxSR_BREAK_CLEAR(port) (sci_in(port, SCxSR) & 0xffe3)  argument
357 # define SCxSR_RDxF_CLEAR(port)	 (((port)->type == PORT_SCI) ? 0xbc : 0x00fc)  argument
358 # define SCxSR_ERROR_CLEAR(port) (((port)->type == PORT_SCI) ? 0xc4 : 0x0073)  argument
359 # define SCxSR_TDxE_CLEAR(port)  (((port)->type == PORT_SCI) ? 0x78 : 0x00df)  argument
360 # define SCxSR_BREAK_CLEAR(port) (((port)->type == PORT_SCI) ? 0xc4 : 0x00e3)  argument
624 #define sci_in(port, reg) sci_##reg##_in(port)  argument
625 #define sci_out(port, reg, value) sci_##reg##_out(port, value)  argument
630 	int port;             /* GPIO port no */  member
673 static inline int sci_rxd_in(struct uart_port *port)  in sci_rxd_in()
685 static inline int sci_rxd_in(struct uart_port *port)  in sci_rxd_in()
692 static inline int sci_rxd_in(struct uart_port *port)  in sci_rxd_in()
698 static inline int sci_rxd_in(struct uart_port *port)  in sci_rxd_in()
752 static inline int scbrr_calc(struct uart_port *port, int bps, int clk)  in scbrr_calc()