Lines Matching full:rm
28 // MNEMONIC{<c>}.W <Rd>, <Rn>, <Rm>
29 // MNEMONIC{<c>}.W <Rd>, SP, <Rm>
30 // MNEMONIC{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> }
31 // MNEMONIC{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> }
34 // MNEMONIC{<c>}.N SP, SP, <Rm>
35 // MNEMONIC{<c>}.N <Rd>, <Rn>, <Rm>
36 // MNEMONIC{<c>}.N <Rdn>, <Rdn>, <Rm> ; rm is not SP
37 // MNEMONIC{<c>}.N <Rdn>, <Rdn>, <Rm> ; low registers
41 // "cond-rd-rn-operand-rm-shift-amount-*-t32.json".
45 "Adc", // ADC<c>{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
46 // ADC{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2
48 "Adcs", // ADCS{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
49 // ADCS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2
51 "Add", // ADD<c>{<q>} <Rd>, <Rn>, <Rm> ; T1
52 // ADD<c>{<q>} <Rdn>, <Rm> ; T2
53 // ADD{<c>}{<q>} {<Rdn>}, <Rdn>, <Rm> ; T2
55 // ADD{<c>}{<q>} {SP}, SP, <Rm> ; T2
56 // ADD{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T3
57 // ADD{<c>}{<q>} {<Rd>}, SP, <Rm> {, <shift> #<amount> } ; T3
59 "Adds", // ADDS{<q>} {<Rd>}, <Rn>, <Rm> ; T1
60 // ADDS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T3
61 // ADDS{<c>}{<q>} {<Rd>}, SP, <Rm> {, <shift> #<amount> } ; T3
63 "And", // AND<c>{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
64 // AND{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2
66 "Ands", // ANDS{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
67 // ANDS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2
69 "Bic", // BIC<c>{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
70 // BIC{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2
72 "Bics", // BICS{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
73 // BICS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2
75 "Eor", // EOR<c>{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
76 // EOR{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2
78 "Eors", // EORS{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
79 // EORS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2
81 "Orn", // ORN{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T1
83 "Orns", // ORNS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T1
85 "Orr", // ORR<c>{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
86 // ORR{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2
88 "Orrs", // ORRS{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
89 // ORRS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2
91 "Rsb", // RSB{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T1
93 "Rsbs", // RSBS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T1
95 "Sbc", // SBC<c>{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
96 // SBC{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2
98 "Sbcs", // SBCS{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
99 // SBCS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2
101 "Sub", // SUB<c>{<q>} <Rd>, <Rn>, <Rm> ; T1
102 // SUB{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2
103 // SUB{<c>}{<q>} {<Rd>}, SP, <Rm> {, <shift> #<amount> } ; T1
104 // SUB{<c>} {<Rd>}, SP, <Rm> ; T1
106 "Subs", // SUBS{<q>} {<Rd>}, <Rn>, <Rm> ; T1
107 // SUBS{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, <shift> #<amount> } ; T2
108 // SUBS{<c>}{<q>} {<Rd>}, SP, <Rm> {, <shift> #<amount> } ; T1
110 "Sxtab", // SXTAB{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; T1
111 "Sxtab16", // SXTAB16{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; T1
112 "Sxtah", // SXTAH{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; T1
113 "Uxtab", // UXTAB{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; T1
114 "Uxtab16", // UXTAB16{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; T1
115 "Uxtah", // UXTAH{<c>}{<q>} {<Rd>}, <Rn>, <Rm> {, ROR #<amount> } ; T1
123 // ASR{<c>}{<q>} {<Rd>}, <Rm>, <Rs> ; T2
126 // ASRS{<c>}{<q>} {<Rd>}, <Rm>, <Rs> ; T2
129 // LSL{<c>}{<q>} {<Rd>}, <Rm>, <Rs> ; T2
132 // LSLS{<c>}{<q>} {<Rd>}, <Rm>, <Rs> ; T2
135 // LSR{<c>}{<q>} {<Rd>}, <Rm>, <Rs> ; T2
138 // LSRS{<c>}{<q>} {<Rd>}, <Rm>, <Rs> ; T2
141 // ROR{<c>}{<q>} {<Rd>}, <Rm>, <Rs> ; T2
144 // RORS{<c>}{<q>} {<Rd>}, <Rm>, <Rs> ; T2
165 "name": "rm",
185 "name": "rm",
197 "cond", "rd", "rn", "rm"
209 "Add", // ADD<c>{<q>} <Rd>, <Rn>, <Rm> ; T1
210 "Sub" // SUB<c>{<q>} <Rd>, <Rn>, <Rm> ; T1
216 "cond", "rd", "rn", "rm"
220 …nd-filter": "cond != 'al' and register_is_low(rd) and register_is_low(rn) and register_is_low(rm)",
229 "Adc", // ADC<c>{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
230 "And", // AND<c>{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
232 "Bic", // BIC<c>{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
233 "Eor", // EOR<c>{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
236 "Orr", // ORR<c>{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
238 "Sbc" // SBC<c>{<q>} {<Rdn>}, <Rdn>, <Rm> ; T1
244 "cond", "rd", "rn", "rm"
248 … "operand-filter": "cond != 'al' and rd == rn and register_is_low(rn) and register_is_low(rm)",
257 "Add" // ADD{<c>}{<q>} {<Rdn>}, <Rdn>, <Rm> ; T2
263 "cond", "rd", "rn", "rm"
267 "operand-filter": "cond != 'al' and rd == rn and rm != 'r13'",
283 "cond", "rd", "rn", "rm"
287 "operand-filter": "cond != 'al' and rd == rm and register_is_low(rm) and rn == 'r13'"
296 "Add" // ADD{<c>}{<q>} {SP}, SP, <Rm> ; T2
302 "cond", "rd", "rn", "rm"
326 "cond", "rd", "rn", "rm"
329 "apsr", "rd", "rn", "rm"
331 "operand-filter": "rd == rn and rn != rm",
336 // Test combinations of registers values with rd == rm.
340 "cond", "rd", "rn", "rm"
343 "apsr", "rd", "rn", "rm"
345 "operand-filter": "rd == rm and rn != rm",
347 "input-filter": "rd == rm",
354 "cond", "rd", "rn", "rm"
357 "apsr", "rd", "rn", "rm"
359 "operand-filter": "rd != rn != rm",