Home
last modified time | relevance | path

Searched refs:EN (Results 1 – 25 of 393) sorted by relevance

12345678910>>...16

/external/u-boot/board/quipos/cairo/
Dcairo.h28 MUX_VAL(CONTROL_PADCONF_GPIO112, (IEN | PTD | EN | M7)) \
29 MUX_VAL(CONTROL_PADCONF_GPIO113, (IEN | PTD | EN | M7)) \
30 MUX_VAL(CONTROL_PADCONF_GPIO114, (IEN | PTD | EN | M7)) \
31 MUX_VAL(CONTROL_PADCONF_GPIO115, (IEN | PTD | EN | M7)) \
32 MUX_VAL(CONTROL_PADCONF_GPIO126, (IEN | PTD | EN | M7)) \
33 MUX_VAL(CONTROL_PADCONF_GPIO127, (IEN | PTD | EN | M7)) \
34 MUX_VAL(CONTROL_PADCONF_GPIO128, (IEN | PTD | EN | M7)) \
35 MUX_VAL(CONTROL_PADCONF_GPIO129, (IEN | PTD | EN | M7)) \
36 MUX_VAL(CONTROL_PADCONF_CAM_D0, (IDIS | PTD | EN | SB_LOW | SB_PD | M4)) \
39 MUX_VAL(CONTROL_PADCONF_CAM_D3, (IDIS | PTD | EN | SB_LOW | SB_PD | M4)) \
[all …]
/external/u-boot/board/htkw/mcx/
Dmcx.h66 MUX_VAL(CP(SDRC_DQS0N), (IEN | PTD | EN | M0)) \
67 MUX_VAL(CP(SDRC_DQS1N), (IEN | PTD | EN | M0)) \
68 MUX_VAL(CP(SDRC_DQS2N), (IEN | PTD | EN | M0)) \
69 MUX_VAL(CP(SDRC_DQS3N), (IEN | PTD | EN | M0)) \
72 MUX_VAL(CP(STRBEN_DLY0), (IEN | PTD | EN | M0)) \
74 MUX_VAL(CP(STRBEN_DLY1), (IEN | PTD | EN | M0)) \
77 MUX_VAL(CP(GPMC_A1), (IEN | PTU | EN | M4)) \
78 MUX_VAL(CP(GPMC_A2), (IEN | PTU | EN | M4)) \
79 MUX_VAL(CP(GPMC_A3), (IEN | PTU | EN | M4)) \
80 MUX_VAL(CP(GPMC_A4), (IEN | PTU | EN | M4)) \
[all …]
/external/u-boot/board/technexion/tao3530/
Dtao3530.h69 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)) \
70 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)) \
71 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)) \
72 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)) \
73 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)) \
74 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)) \
75 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)) \
76 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)) \
77 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)) \
78 MUX_VAL(CP(GPMC_A10), (IDIS | PTU | EN | M0)) \
[all …]
/external/u-boot/board/overo/
Dcommon.c81 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)) /*GPMC_A1*/\
82 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)) /*GPMC_A2*/\
83 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)) /*GPMC_A3*/\
84 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)) /*GPMC_A4*/\
85 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)) /*GPMC_A5*/\
86 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)) /*GPMC_A6*/\
87 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)) /*GPMC_A7*/\
88 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)) /*GPMC_A8*/\
89 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)) /*GPMC_A9*/\
90 MUX_VAL(CP(GPMC_A10), (IDIS | PTU | EN | M0)) /*GPMC_A10*/\
[all …]
Dovero.h40 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M0)) /*GPMC_nCS1*/\
41 MUX_VAL(CP(GPMC_NCS4), (IDIS | PTU | EN | M0)) /*GPMC_nCS4*/\
42 MUX_VAL(CP(GPMC_NCS5), (IDIS | PTU | EN | M0)) /*GPMC_nCS5*/\
44 MUX_VAL(CP(GPMC_WAIT1), (IEN | PTU | EN | M4)) /*GPIO_63*/\
46 MUX_VAL(CP(GPMC_WAIT2), (IEN | PTU | EN | M4)) /*GPIO_64*/\
83 MUX_VAL(CP(CSI2_DX1), (IEN | PTD | EN | M4)) /*GPIO_114*/\
94 MUX_VAL(CP(UART3_CTS_RCTX), (IEN | PTD | EN | M0)) /*UART3_CTS_RCTX*/\
95 MUX_VAL(CP(HDQ_SIO), (IDIS | PTU | EN | M4)) /*HDQ_SIO*/\
99 MUX_VAL(CP(MCSPI1_CS0), (IEN | PTD | EN | M0)) /*McSPI1_CS0*/\
100 MUX_VAL(CP(MCSPI1_CS1), (IDIS | PTD | EN | M0)) /*McSPI1_CS1*/\
[all …]
/external/u-boot/board/logicpd/omap3som/
Domap3logic.h85 MUX_VAL(CP(SDRC_CKE0), (IDIS | PTU | EN | M0)); /*SDRC_CKE0*/ in set_muxconf_regs()
88 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)); /*GPMC_A1*/ in set_muxconf_regs()
89 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)); /*GPMC_A2*/ in set_muxconf_regs()
90 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)); /*GPMC_A3*/ in set_muxconf_regs()
91 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)); /*GPMC_A4*/ in set_muxconf_regs()
92 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)); /*GPMC_A5*/ in set_muxconf_regs()
93 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)); /*GPMC_A6*/ in set_muxconf_regs()
94 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)); /*GPMC_A7*/ in set_muxconf_regs()
95 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)); /*GPMC_A8*/ in set_muxconf_regs()
96 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)); /*GPMC_A9*/ in set_muxconf_regs()
[all …]
/external/u-boot/board/ti/evm/
Devm.h88 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)) /*GPMC_A1*/\
89 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)) /*GPMC_A2*/\
90 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)) /*GPMC_A3*/\
91 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)) /*GPMC_A4*/\
92 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)) /*GPMC_A5*/\
93 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)) /*GPMC_A6*/\
94 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)) /*GPMC_A7*/\
95 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)) /*GPMC_A8*/\
96 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)) /*GPMC_A9*/\
97 MUX_VAL(CP(GPMC_A10), (IDIS | PTU | EN | M0)) /*GPMC_A10*/\
[all …]
/external/u-boot/board/technexion/twister/
Dtwister.h80 MUX_VAL(CP(SDRC_DQS0N), (IEN | PTD | EN | M0)) \
81 MUX_VAL(CP(SDRC_DQS1N), (IEN | PTD | EN | M0)) \
82 MUX_VAL(CP(SDRC_DQS2N), (IEN | PTD | EN | M0)) \
83 MUX_VAL(CP(SDRC_DQS3N), (IEN | PTD | EN | M0)) \
86 MUX_VAL(CP(STRBEN_DLY0), (IEN | PTD | EN | M0)) \
88 MUX_VAL(CP(STRBEN_DLY1), (IEN | PTD | EN | M0)) \
91 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)) \
92 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)) \
93 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)) \
94 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)) \
[all …]
/external/u-boot/board/corscience/tricorder/
Dtricorder.h77 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M4)) /*GPIO 42*/\
78 MUX_VAL(CP(GPMC_A10), (IDIS | PTU | EN | M4)) /*GPIO 43*/\
95 MUX_VAL(CP(GPMC_NCS0), (IDIS | PTU | EN | M0)) /*GPMC_nCS0 NAND*/\
96 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M0)) /*GPMC_nCS1*/\
97 MUX_VAL(CP(GPMC_NCS2), (IDIS | PTU | EN | M0)) /*GPMC_nCS2*/\
98 MUX_VAL(CP(GPMC_NCS3), (IDIS | PTU | EN | M0)) /*GPMC_nCS3*/\
99 MUX_VAL(CP(GPMC_NCS4), (IDIS | PTU | EN | M0)) /*GPMC_nCS4*/\
100 MUX_VAL(CP(GPMC_NCS5), (IDIS | PTU | EN | M0)) /*GPMC_nCS5*/\
101 MUX_VAL(CP(GPMC_NCS6), (IDIS | PTU | EN | M0)) /*GPMC_nCS6*/\
102 MUX_VAL(CP(GPMC_NCS7), (IDIS | PTU | EN | M0)) /*GPMC_nCS7*/\
[all …]
/external/u-boot/board/teejet/mt_ventoux/
Dmt_ventoux.h78 MUX_VAL(CP(SDRC_DQS0N), (IEN | PTD | EN | M0)) \
79 MUX_VAL(CP(SDRC_DQS1N), (IEN | PTD | EN | M0)) \
80 MUX_VAL(CP(SDRC_DQS2N), (IEN | PTD | EN | M0)) \
81 MUX_VAL(CP(SDRC_DQS3N), (IEN | PTD | EN | M0)) \
84 MUX_VAL(CP(STRBEN_DLY0), (IEN | PTD | EN | M0)) \
85 MUX_VAL(CP(STRBEN_DLY1), (IEN | PTD | EN | M0)) \
87 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)) \
88 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)) \
89 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)) \
90 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)) \
[all …]
/external/u-boot/board/ti/beagle/
Dbeagle.h104 MUX_VAL(CP(GPMC_NCS0), (IDIS | PTU | EN | M0)) /*GPMC_nCS0*/\
105 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M0)) /*GPMC_nCS1*/\
106 MUX_VAL(CP(GPMC_NCS2), (IDIS | PTU | EN | M0)) /*GPMC_nCS2*/\
107 MUX_VAL(CP(GPMC_NCS3), (IDIS | PTU | EN | M0)) /*GPMC_nCS3*/\
108 MUX_VAL(CP(GPMC_NCS4), (IDIS | PTU | EN | M0)) /*GPMC_nCS4*/\
111 MUX_VAL(CP(GPMC_NCS7), (IEN | PTU | EN | M1)) /*SYS_nDMA_REQ3*/\
113 MUX_VAL(CP(GPMC_WAIT2), (IEN | PTU | EN | M0)) /*GPMC_WAIT2*/\
114 MUX_VAL(CP(GPMC_WAIT3), (IEN | PTU | EN | M0)) /*GPMC_WAIT3*/\
121 MUX_VAL(CP(GPMC_WAIT0), (IEN | PTU | EN | M0)) /*GPMC_WAIT0*/\
122 MUX_VAL(CP(GPMC_WAIT1), (IEN | PTU | EN | M0)) /*GPMC_WAIT1*/\
[all …]
/external/u-boot/board/compulab/cm_t3517/
Dmux.c53 MUX_VAL(CP(SDRC_CKE0), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
57 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
58 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
59 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
60 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
61 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
62 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
63 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
64 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
65 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
[all …]
/external/icu/icu4c/source/test/testdata/
DBidiTest.txt115 EN; 3
153 EN; 4
207 EN LRE; 3
208 EN LRO; 3
209 EN RLE; 3
210 EN RLO; 3
211 EN PDF; 3
212 EN BN; 3
373 EN LRE; 4
374 EN LRO; 4
[all …]
/external/icu/icu4j/main/tests/core/src/com/ibm/icu/dev/data/unicode/
DBidiTest.txt115 EN; 3
153 EN; 4
207 EN LRE; 3
208 EN LRO; 3
209 EN RLE; 3
210 EN RLO; 3
211 EN PDF; 3
212 EN BN; 3
373 EN LRE; 4
374 EN LRO; 4
[all …]
/external/icu/android_icu4j/src/main/tests/android/icu/dev/data/unicode/
DBidiTest.txt115 EN; 3
153 EN; 4
207 EN LRE; 3
208 EN LRO; 3
209 EN RLE; 3
210 EN RLO; 3
211 EN PDF; 3
212 EN BN; 3
373 EN LRE; 4
374 EN LRO; 4
[all …]
/external/u-boot/board/timll/devkit8000/
Ddevkit8000.h98 MUX_VAL(CP(GPMC_NCS0), (IDIS | PTU | EN | M0)) /*GPMC_nCS0 NAND*/\
99 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M0)) /*GPMC_nCS1*/\
100 MUX_VAL(CP(GPMC_NCS2), (IDIS | PTU | EN | M0)) /*GPMC_nCS2*/\
101 MUX_VAL(CP(GPMC_NCS3), (IDIS | PTU | EN | M0)) /*GPMC_nCS3*/\
102 MUX_VAL(CP(GPMC_NCS4), (IDIS | PTU | EN | M0)) /*GPMC_nCS4*/\
103 MUX_VAL(CP(GPMC_NCS5), (IDIS | PTU | EN | M0)) /*GPMC_nCS5*/\
104 MUX_VAL(CP(GPMC_NCS6), (IDIS | PTU | EN | M0)) /*GPMC_nCS6 DM9000*/\
105 MUX_VAL(CP(GPMC_NCS7), (IDIS | PTU | EN | M0)) /*GPMC_nCS7*/\
107 MUX_VAL(CP(GPMC_WAIT2), (IEN | PTU | EN | M0)) /*GPMC_WAIT2*/\
108 MUX_VAL(CP(GPMC_WAIT3), (IEN | PTU | EN | M0)) /*GPMC_WAIT3*/\
[all …]
/external/u-boot/board/lg/sniper/
Dsniper.h61 MUX_VAL(CP(GPMC_A9), (IEN | PTD | EN | M4)) /* gpio_42 */\
93 MUX_VAL(CP(GPMC_WAIT0), (IEN | PTU | EN | M4)) \
98 MUX_VAL(CP(DSS_PCLK), (IEN | PTD | EN | M7)) /* safe_mode */ \
99 MUX_VAL(CP(DSS_HSYNC), (IEN | PTD | EN | M7)) /* safe_mode */ \
100 MUX_VAL(CP(DSS_VSYNC), (IEN | PTD | EN | M7)) /* safe_mode */ \
101 MUX_VAL(CP(DSS_ACBIAS), (IEN | PTD | EN | M7)) /* safe_mode */ \
108 MUX_VAL(CP(DSS_DATA6), (IEN | PTD | EN | M7)) /* safe_mode */ \
109 MUX_VAL(CP(DSS_DATA7), (IEN | PTD | EN | M7)) /* safe_mode */ \
110 MUX_VAL(CP(DSS_DATA8), (IEN | PTD | EN | M7)) /* safe_mode */ \
111 MUX_VAL(CP(DSS_DATA9), (IEN | PTD | EN | M7)) /* safe_mode */ \
[all …]
/external/icu/android_icu4j/src/main/tests/android/icu/dev/test/bidi/
DTestData.java28 protected static final int EN = UCharacterDirection.EUROPEAN_NUMBER; field in TestData
57 { L, L, WS, L, WS, EN, L, B }, // 0
59 { L, L, WS, EN, CS, WS, EN, CS, EN, WS, L, L }, // 2
60 { L, AL, AL, AL, L, AL, AL, L, WS, EN, CS, WS, EN, CS, EN, WS, L, L }, // 3
61 { AL, R, AL, WS, EN, CS, WS, EN, CS, EN, WS, R, R, WS, L, L }, // 4
62 { R, EN, NSM, ET }, // 5
67 AN, RLO, NSM, LRE, PDF, RLE, ES, EN, ON /* 9 entries */
72 LRE, BN, CS, RLO, S, PDF, EN, LRO, AN, ES /* 10 entries */
79 L, L, L, L, L, L, L, WS, WS, AL, AL, AL, AL, WS, EN, EN, ES, EN,
80 EN, CS, S, EN, EN, CS, WS, EN, EN, WS, AL, AL, AL, AL, AL, B, L, L,
[all …]
/external/icu/icu4j/main/tests/core/src/com/ibm/icu/dev/test/bidi/
DTestData.java25 protected static final int EN = UCharacterDirection.EUROPEAN_NUMBER; field in TestData
54 { L, L, WS, L, WS, EN, L, B }, // 0
56 { L, L, WS, EN, CS, WS, EN, CS, EN, WS, L, L }, // 2
57 { L, AL, AL, AL, L, AL, AL, L, WS, EN, CS, WS, EN, CS, EN, WS, L, L }, // 3
58 { AL, R, AL, WS, EN, CS, WS, EN, CS, EN, WS, R, R, WS, L, L }, // 4
59 { R, EN, NSM, ET }, // 5
64 AN, RLO, NSM, LRE, PDF, RLE, ES, EN, ON /* 9 entries */
69 LRE, BN, CS, RLO, S, PDF, EN, LRO, AN, ES /* 10 entries */
76 L, L, L, L, L, L, L, WS, WS, AL, AL, AL, AL, WS, EN, EN, ES, EN,
77 EN, CS, S, EN, EN, CS, WS, EN, EN, WS, AL, AL, AL, AL, AL, B, L, L,
[all …]
/external/u-boot/board/8dtech/eco5pk/
Deco5pk.h70 MUX_VAL(CP(SDRC_DQS0N), (IEN | PTD | EN | M0)) \
71 MUX_VAL(CP(SDRC_DQS1N), (IEN | PTD | EN | M0)) \
72 MUX_VAL(CP(SDRC_DQS2N), (IEN | PTD | EN | M0)) \
73 MUX_VAL(CP(SDRC_DQS3N), (IEN | PTD | EN | M0)) \
76 MUX_VAL(CP(STRBEN_DLY0), (IEN | PTD | EN | M0)) \
77 MUX_VAL(CP(STRBEN_DLY1), (IEN | PTD | EN | M0)) \
79 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)) \
80 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)) \
81 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)) \
82 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)) \
[all …]
/external/u-boot/board/nokia/rx51/
Drx51.h100 MUX_VAL(CP(GPMC_NCS0), (IDIS | PTU | EN | M0)) /*GPMC_nCS0*/\
101 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M0)) /*GPMC_nCS1*/\
102 MUX_VAL(CP(GPMC_NCS2), (IDIS | PTU | EN | M0)) /*GPMC_nCS2*/\
103 MUX_VAL(CP(GPMC_NCS3), (IDIS | PTU | EN | M0)) /*GPMC_nCS3*/\
104 MUX_VAL(CP(GPMC_NCS4), (IDIS | PTU | EN | M0)) /*GPMC_nCS4*/\
107 MUX_VAL(CP(GPMC_NCS7), (IEN | PTU | EN | M1)) /*nDMA_REQ3*/\
109 MUX_VAL(CP(GPMC_WAIT2), (IEN | PTU | EN | M0)) /*GPMC_WAIT2*/\
110 MUX_VAL(CP(GPMC_WAIT3), (IEN | PTU | EN | M0)) /*GPMC_WAIT3*/\
117 MUX_VAL(CP(GPMC_WAIT0), (IEN | PTU | EN | M0)) /*GPMC_WAIT0*/\
118 MUX_VAL(CP(GPMC_WAIT1), (IEN | PTU | EN | M0)) /*GPMC_WAIT1*/\
[all …]
/external/u-boot/board/compulab/cm_t35/
Dcm_t35.c165 MUX_VAL(CP(SDRC_CKE0), (IDIS | PTU | EN | M0)); /*SDRC_CKE0*/ in cm_t3x_set_common_muxconf()
169 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)); /*GPMC_A1*/ in cm_t3x_set_common_muxconf()
170 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)); /*GPMC_A2*/ in cm_t3x_set_common_muxconf()
171 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)); /*GPMC_A3*/ in cm_t3x_set_common_muxconf()
172 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)); /*GPMC_A4*/ in cm_t3x_set_common_muxconf()
173 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)); /*GPMC_A5*/ in cm_t3x_set_common_muxconf()
174 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)); /*GPMC_A6*/ in cm_t3x_set_common_muxconf()
175 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)); /*GPMC_A7*/ in cm_t3x_set_common_muxconf()
176 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)); /*GPMC_A8*/ in cm_t3x_set_common_muxconf()
177 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)); /*GPMC_A9*/ in cm_t3x_set_common_muxconf()
[all …]
/external/u-boot/board/logicpd/am3517evm/
Dam3517evm.h71 MUX_VAL(CP(SDRC_DQS0N), (IEN | PTD | EN | M0)) \
72 MUX_VAL(CP(SDRC_DQS1N), (IEN | PTD | EN | M0)) \
73 MUX_VAL(CP(SDRC_DQS2N), (IEN | PTD | EN | M0)) \
74 MUX_VAL(CP(SDRC_DQS3N), (IEN | PTD | EN | M0)) \
78 MUX_VAL(CP(STRBEN_DLY0), (IEN | PTD | EN | M0)) \
80 MUX_VAL(CP(STRBEN_DLY1), (IEN | PTD | EN | M0)) \
82 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)) \
83 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)) \
84 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)) \
85 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)) \
[all …]
/external/swiftshader/third_party/llvm-7.0/llvm/lib/Support/
DAMDGPUMetadata.cpp31 static void enumeration(IO &YIO, AccessQualifier &EN) { in enumeration()
32 YIO.enumCase(EN, "Default", AccessQualifier::Default); in enumeration()
33 YIO.enumCase(EN, "ReadOnly", AccessQualifier::ReadOnly); in enumeration()
34 YIO.enumCase(EN, "WriteOnly", AccessQualifier::WriteOnly); in enumeration()
35 YIO.enumCase(EN, "ReadWrite", AccessQualifier::ReadWrite); in enumeration()
41 static void enumeration(IO &YIO, AddressSpaceQualifier &EN) { in enumeration()
42 YIO.enumCase(EN, "Private", AddressSpaceQualifier::Private); in enumeration()
43 YIO.enumCase(EN, "Global", AddressSpaceQualifier::Global); in enumeration()
44 YIO.enumCase(EN, "Constant", AddressSpaceQualifier::Constant); in enumeration()
45 YIO.enumCase(EN, "Local", AddressSpaceQualifier::Local); in enumeration()
[all …]
/external/u-boot/board/pandora/
Dpandora.h91 MUX_VAL(CP(GPMC_NCS0), (IDIS | PTU | EN | M0)) /*GPMC_nCS0*/\
92 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M0)) /*GPMC_nCS1*/\
99 MUX_VAL(CP(GPMC_WAIT0), (IEN | PTU | EN | M0)) /*GPMC_WAIT0*/\
100 MUX_VAL(CP(GPMC_WAIT1), (IEN | PTU | EN | M0)) /*GPMC_WAIT1*/\
154 MUX_VAL(CP(MMC1_CLK), (IDIS | PTU | EN | M0)) /*MMC1_CLK*/\
155 MUX_VAL(CP(MMC1_CMD), (IEN | PTU | EN | M0)) /*MMC1_CMD*/\
156 MUX_VAL(CP(MMC1_DAT0), (IEN | PTU | EN | M0)) /*MMC1_DAT0*/\
157 MUX_VAL(CP(MMC1_DAT1), (IEN | PTU | EN | M0)) /*MMC1_DAT1*/\
158 MUX_VAL(CP(MMC1_DAT2), (IEN | PTU | EN | M0)) /*MMC1_DAT2*/\
159 MUX_VAL(CP(MMC1_DAT3), (IEN | PTU | EN | M0)) /*MMC1_DAT3*/\
[all …]

12345678910>>...16