Searched refs:SC_BASE_ADDR (Results 1 – 5 of 5) sorted by relevance
13 #define SC_BASE_ADDR 0x61840000 macro15 #define SC_DPLLOSCCTRL (SC_BASE_ADDR | 0x1110)19 #define SC_DPLLCTRL (SC_BASE_ADDR | 0x1200)24 #define SC_DPLLCTRL2 (SC_BASE_ADDR | 0x1204)27 #define SC_DPLLCTRL3 (SC_BASE_ADDR | 0x1208)31 #define SC_UPLLCTRL (SC_BASE_ADDR | 0x1210)33 #define SC_VPLL27ACTRL (SC_BASE_ADDR | 0x1270)34 #define SC_VPLL27ACTRL2 (SC_BASE_ADDR | 0x1274)35 #define SC_VPLL27ACTRL3 (SC_BASE_ADDR | 0x1278)37 #define SC_VPLL27BCTRL (SC_BASE_ADDR | 0x1290)[all …]
12 #define SC_BASE_ADDR 0x61840000 macro14 #define SC_RSTCTRL (SC_BASE_ADDR | 0x2000)15 #define SC_RSTCTRL3 (SC_BASE_ADDR | 0x2008)16 #define SC_RSTCTRL4 (SC_BASE_ADDR | 0x200c)17 #define SC_RSTCTRL5 (SC_BASE_ADDR | 0x2010)18 #define SC_RSTCTRL6 (SC_BASE_ADDR | 0x2014)19 #define SC_RSTCTRL7 (SC_BASE_ADDR | 0x2018)21 #define SC_CLKCTRL (SC_BASE_ADDR | 0x2100)22 #define SC_CLKCTRL3 (SC_BASE_ADDR | 0x2108)23 #define SC_CLKCTRL4 (SC_BASE_ADDR | 0x210c)[all …]
13 #define SC_CPLLCTRL (SC_BASE_ADDR | 0x1400) /* CPU/ARM */14 #define SC_SPLLCTRL (SC_BASE_ADDR | 0x1410) /* misc */15 #define SC_SPLL2CTRL (SC_BASE_ADDR | 0x1420) /* DSP */16 #define SC_VPPLLCTRL (SC_BASE_ADDR | 0x1430) /* VPE */17 #define SC_VGPLLCTRL (SC_BASE_ADDR | 0x1440)18 #define SC_DECPLLCTRL (SC_BASE_ADDR | 0x1450)19 #define SC_ENCPLLCTRL (SC_BASE_ADDR | 0x1460)20 #define SC_PXFPLLCTRL (SC_BASE_ADDR | 0x1470)21 #define SC_DPLL0CTRL (SC_BASE_ADDR | 0x1480) /* DDR memory 0 */22 #define SC_DPLL1CTRL (SC_BASE_ADDR | 0x1490) /* DDR memory 1 */[all …]
14 #define SC_CPLLCTRL (SC_BASE_ADDR | 0x1400) /* CPU/ARM */15 #define SC_SPLLCTRL (SC_BASE_ADDR | 0x1410) /* misc */16 #define SC_SPLL2CTRL (SC_BASE_ADDR | 0x1420) /* DSP */17 #define SC_MPLLCTRL (SC_BASE_ADDR | 0x1430) /* Video codec */18 #define SC_VPPLLCTRL (SC_BASE_ADDR | 0x1440) /* VPE etc. */19 #define SC_GPPLLCTRL (SC_BASE_ADDR | 0x1450) /* GPU/Mali */20 #define SC_DPLL0CTRL (SC_BASE_ADDR | 0x1460) /* DDR memory 0 */21 #define SC_DPLL1CTRL (SC_BASE_ADDR | 0x1470) /* DDR memory 1 */22 #define SC_DPLL2CTRL (SC_BASE_ADDR | 0x1480) /* DDR memory 2 */25 #define SC_VPLL27FCTRL (SC_BASE_ADDR | 0x1500)[all …]
14 #define SC_CPLLCTRL (SC_BASE_ADDR | 0x1400) /* CPU/ARM */15 #define SC_SPLLCTRL (SC_BASE_ADDR | 0x1410) /* misc */16 #define SC_MPLLCTRL (SC_BASE_ADDR | 0x1430) /* DSP */17 #define SC_VSPLLCTRL (SC_BASE_ADDR | 0x1440) /* Video codec, VPE etc. */18 #define SC_DPLLCTRL (SC_BASE_ADDR | 0x1460) /* DDR memory */21 #define SC_VPLL27FCTRL (SC_BASE_ADDR | 0x1500)22 #define SC_VPLL27ACTRL (SC_BASE_ADDR | 0x1520)