Searched refs:SPRN_L2CSR0 (Results 1 – 4 of 4) sorted by relevance
| /external/u-boot/arch/powerpc/cpu/mpc85xx/ |
| D | release.S | 267 mtspr SPRN_L2CSR0,r2
269 mfspr r3,SPRN_L2CSR0
281 mtspr SPRN_L2CSR0,r3
284 mfspr r3,SPRN_L2CSR0
|
| D | cpu_init.c | 684 mtspr(SPRN_L2CSR0, (L2CSR0_L2FI|L2CSR0_L2LFC)); in l2cache_init()
685 while (mfspr(SPRN_L2CSR0) & (L2CSR0_L2FI|L2CSR0_L2LFC)) in l2cache_init()
694 mtspr(SPRN_L2CSR0, CONFIG_SYS_INIT_L2CSR0); in l2cache_init()
697 while (!(mfspr(SPRN_L2CSR0) & L2CSR0_L2E)) in l2cache_init()
|
| D | start.S | 134 mfspr r3, SPRN_L2CSR0
140 mfspr r3, SPRN_L2CSR0
147 mtspr SPRN_L2CSR0,r3
150 mfspr r3, SPRN_L2CSR0
154 mfspr r3, SPRN_L2CSR0
160 mtspr SPRN_L2CSR0,r4
|
| /external/u-boot/arch/powerpc/include/asm/ |
| D | processor.h | 500 #define SPRN_L2CSR0 0x3f9 /* L2 Data Cache Control and Status Register 0 */ macro
739 #define L2CSR0 SPRN_L2CSR0
|