Home
last modified time | relevance | path

Searched refs:rs0 (Results 1 – 11 of 11) sorted by relevance

/external/javasqlite/src/main/java/SQLite/JDBC2z/
DJDBCDatabaseMetaData.java595 JDBCResultSet rs0 = null; in getColumns() local
602 rs0 = (JDBCResultSet) in getColumns()
612 if (rs0.tr.nrows < 1) { in getColumns()
635 if (rs0 != null && rs0.tr != null && rs0.tr.nrows > 0) { in getColumns()
637 for (int i = 0; i < rs0.tr.ncolumns; i++) { in getColumns()
638 h.put(rs0.tr.column[i], Integer.valueOf(i)); // android-changed in getColumns()
644 for (int i = 0; i < rs0.tr.nrows; i++) { in getColumns()
645 String r0[] = (String [])(rs0.tr.rows.elementAt(i)); in getColumns()
730 JDBCResultSet rs0 = null; in getBestRowIdentifier() local
739 rs0 = (JDBCResultSet) in getBestRowIdentifier()
[all …]
/external/syzkaller/prog/
Dexport_test.go78 rs0 := randSource(t)
81 rs := rand.NewSource(rs0.Int63())
/external/llvm/test/CodeGen/Hexagon/intrinsics/
Dxtype_mpy.ll73 declare i64 @llvm.hexagon.M2.mmpyl.rs0(i64, i64)
75 %z = call i64 @llvm.hexagon.M2.mmpyl.rs0(i64 %a, i64 %b)
87 declare i64 @llvm.hexagon.M2.mmpyh.rs0(i64, i64)
89 %z = call i64 @llvm.hexagon.M2.mmpyh.rs0(i64 %a, i64 %b)
130 declare i64 @llvm.hexagon.M2.mmpyul.rs0(i64, i64)
132 %z = call i64 @llvm.hexagon.M2.mmpyul.rs0(i64 %a, i64 %b)
144 declare i64 @llvm.hexagon.M2.mmpyuh.rs0(i64, i64)
146 %z = call i64 @llvm.hexagon.M2.mmpyuh.rs0(i64 %a, i64 %b)
/external/swiftshader/third_party/llvm-7.0/llvm/test/CodeGen/Hexagon/intrinsics/
Dxtype_mpy.ll73 declare i64 @llvm.hexagon.M2.mmpyl.rs0(i64, i64)
75 %z = call i64 @llvm.hexagon.M2.mmpyl.rs0(i64 %a, i64 %b)
87 declare i64 @llvm.hexagon.M2.mmpyh.rs0(i64, i64)
89 %z = call i64 @llvm.hexagon.M2.mmpyh.rs0(i64 %a, i64 %b)
130 declare i64 @llvm.hexagon.M2.mmpyul.rs0(i64, i64)
132 %z = call i64 @llvm.hexagon.M2.mmpyul.rs0(i64 %a, i64 %b)
144 declare i64 @llvm.hexagon.M2.mmpyuh.rs0(i64, i64)
146 %z = call i64 @llvm.hexagon.M2.mmpyuh.rs0(i64 %a, i64 %b)
/external/swiftshader/third_party/llvm-7.0/configs/common/include/llvm/IR/
DIntrinsicEnums.inc1615 hexagon_M2_mmachs_rs0, // llvm.hexagon.M2.mmachs.rs0
1619 hexagon_M2_mmacls_rs0, // llvm.hexagon.M2.mmacls.rs0
1623 hexagon_M2_mmacuhs_rs0, // llvm.hexagon.M2.mmacuhs.rs0
1627 hexagon_M2_mmaculs_rs0, // llvm.hexagon.M2.mmaculs.rs0
1631 hexagon_M2_mmpyh_rs0, // llvm.hexagon.M2.mmpyh.rs0
1635 hexagon_M2_mmpyl_rs0, // llvm.hexagon.M2.mmpyl.rs0
1639 hexagon_M2_mmpyuh_rs0, // llvm.hexagon.M2.mmpyuh.rs0
1643 hexagon_M2_mmpyul_rs0, // llvm.hexagon.M2.mmpyul.rs0
DIntrinsicImpl.inc1641 "llvm.hexagon.M2.mmachs.rs0",
1645 "llvm.hexagon.M2.mmacls.rs0",
1649 "llvm.hexagon.M2.mmacuhs.rs0",
1653 "llvm.hexagon.M2.mmaculs.rs0",
1657 "llvm.hexagon.M2.mmpyh.rs0",
1661 "llvm.hexagon.M2.mmpyl.rs0",
1665 "llvm.hexagon.M2.mmpyuh.rs0",
1669 "llvm.hexagon.M2.mmpyul.rs0",
10519 1, // llvm.hexagon.M2.mmachs.rs0
10523 1, // llvm.hexagon.M2.mmacls.rs0
[all …]
/external/swiftshader/third_party/llvm-subzero/build/Windows/include/llvm/IR/
DIntrinsics.gen1055 hexagon_M2_mmachs_rs0, // llvm.hexagon.M2.mmachs.rs0
1059 hexagon_M2_mmacls_rs0, // llvm.hexagon.M2.mmacls.rs0
1063 hexagon_M2_mmacuhs_rs0, // llvm.hexagon.M2.mmacuhs.rs0
1067 hexagon_M2_mmaculs_rs0, // llvm.hexagon.M2.mmaculs.rs0
1071 hexagon_M2_mmpyh_rs0, // llvm.hexagon.M2.mmpyh.rs0
1075 hexagon_M2_mmpyl_rs0, // llvm.hexagon.M2.mmpyl.rs0
1079 hexagon_M2_mmpyuh_rs0, // llvm.hexagon.M2.mmpyuh.rs0
1083 hexagon_M2_mmpyul_rs0, // llvm.hexagon.M2.mmpyul.rs0
7113 "llvm.hexagon.M2.mmachs.rs0",
7117 "llvm.hexagon.M2.mmacls.rs0",
[all …]
/external/swiftshader/third_party/llvm-subzero/build/Linux/include/llvm/IR/
DIntrinsics.gen1055 hexagon_M2_mmachs_rs0, // llvm.hexagon.M2.mmachs.rs0
1059 hexagon_M2_mmacls_rs0, // llvm.hexagon.M2.mmacls.rs0
1063 hexagon_M2_mmacuhs_rs0, // llvm.hexagon.M2.mmacuhs.rs0
1067 hexagon_M2_mmaculs_rs0, // llvm.hexagon.M2.mmaculs.rs0
1071 hexagon_M2_mmpyh_rs0, // llvm.hexagon.M2.mmpyh.rs0
1075 hexagon_M2_mmpyl_rs0, // llvm.hexagon.M2.mmpyl.rs0
1079 hexagon_M2_mmpyuh_rs0, // llvm.hexagon.M2.mmpyuh.rs0
1083 hexagon_M2_mmpyul_rs0, // llvm.hexagon.M2.mmpyul.rs0
7113 "llvm.hexagon.M2.mmachs.rs0",
7117 "llvm.hexagon.M2.mmacls.rs0",
[all …]
/external/swiftshader/third_party/llvm-subzero/build/Fuchsia/include/llvm/IR/
DIntrinsics.gen1055 hexagon_M2_mmachs_rs0, // llvm.hexagon.M2.mmachs.rs0
1059 hexagon_M2_mmacls_rs0, // llvm.hexagon.M2.mmacls.rs0
1063 hexagon_M2_mmacuhs_rs0, // llvm.hexagon.M2.mmacuhs.rs0
1067 hexagon_M2_mmaculs_rs0, // llvm.hexagon.M2.mmaculs.rs0
1071 hexagon_M2_mmpyh_rs0, // llvm.hexagon.M2.mmpyh.rs0
1075 hexagon_M2_mmpyl_rs0, // llvm.hexagon.M2.mmpyl.rs0
1079 hexagon_M2_mmpyuh_rs0, // llvm.hexagon.M2.mmpyuh.rs0
1083 hexagon_M2_mmpyul_rs0, // llvm.hexagon.M2.mmpyul.rs0
7113 "llvm.hexagon.M2.mmachs.rs0",
7117 "llvm.hexagon.M2.mmacls.rs0",
[all …]
/external/swiftshader/third_party/llvm-subzero/build/MacOS/include/llvm/IR/
DIntrinsics.gen1049 hexagon_M2_mmachs_rs0, // llvm.hexagon.M2.mmachs.rs0
1053 hexagon_M2_mmacls_rs0, // llvm.hexagon.M2.mmacls.rs0
1057 hexagon_M2_mmacuhs_rs0, // llvm.hexagon.M2.mmacuhs.rs0
1061 hexagon_M2_mmaculs_rs0, // llvm.hexagon.M2.mmaculs.rs0
1065 hexagon_M2_mmpyh_rs0, // llvm.hexagon.M2.mmpyh.rs0
1069 hexagon_M2_mmpyl_rs0, // llvm.hexagon.M2.mmpyl.rs0
1073 hexagon_M2_mmpyuh_rs0, // llvm.hexagon.M2.mmpyuh.rs0
1077 hexagon_M2_mmpyul_rs0, // llvm.hexagon.M2.mmpyul.rs0
7073 "llvm.hexagon.M2.mmachs.rs0",
7077 "llvm.hexagon.M2.mmacls.rs0",
[all …]
/external/swiftshader/third_party/llvm-subzero/build/Android/include/llvm/IR/
DIntrinsics.gen1055 hexagon_M2_mmachs_rs0, // llvm.hexagon.M2.mmachs.rs0
1059 hexagon_M2_mmacls_rs0, // llvm.hexagon.M2.mmacls.rs0
1063 hexagon_M2_mmacuhs_rs0, // llvm.hexagon.M2.mmacuhs.rs0
1067 hexagon_M2_mmaculs_rs0, // llvm.hexagon.M2.mmaculs.rs0
1071 hexagon_M2_mmpyh_rs0, // llvm.hexagon.M2.mmpyh.rs0
1075 hexagon_M2_mmpyl_rs0, // llvm.hexagon.M2.mmpyl.rs0
1079 hexagon_M2_mmpyuh_rs0, // llvm.hexagon.M2.mmpyuh.rs0
1083 hexagon_M2_mmpyul_rs0, // llvm.hexagon.M2.mmpyul.rs0
7113 "llvm.hexagon.M2.mmachs.rs0",
7117 "llvm.hexagon.M2.mmacls.rs0",
[all …]