/external/swiftshader/third_party/LLVM/test/CodeGen/X86/ |
D | avx-blend.ll | 9 %vsel = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x float> %v1, <4 x float> %v2 10 ret <4 x float> %vsel 18 %vsel = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x i32> %v1, <4 x i32> %v2 19 ret <4 x i32> %vsel 27 %vsel = select <2 x i1> <i1 true, i1 false>, <2 x double> %v1, <2 x double> %v2 28 ret <2 x double> %vsel 36 %vsel = select <2 x i1> <i1 true, i1 false>, <2 x i64> %v1, <2 x i64> %v2 37 ret <2 x i64> %vsel 45 …%vsel = select <16 x i1> <i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 f… 46 ret <16 x i8> %vsel [all …]
|
D | sse41-blend.ll | 7 %vsel = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x float> %v1, <4 x float> %v2 8 ret <4 x float> %vsel 16 %vsel = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x i8> %v1, <4 x i8> %v2 17 ret <4 x i8> %vsel 24 %vsel = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x i16> %v1, <4 x i16> %v2 25 ret <4 x i16> %vsel 33 %vsel = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x i32> %v1, <4 x i32> %v2 34 ret <4 x i32> %vsel 42 …%vsel = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x double> %v1, <4 x double> %v2 43 ret <4 x double> %vsel [all …]
|
D | sse2-blend.ll | 9 %vsel = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x float> %A, <4 x float> %B 10 store <4 x float > %vsel, <4 x float>* %v1 19 %vsel = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x i32> %A, <4 x i32> %B 20 store <4 x i32 > %vsel, <4 x i32>* %v1 34 %vsel = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x i64> %A, <4 x i64> %B 35 store <4 x i64 > %vsel, <4 x i64>* %v1 50 %vsel = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x double> %A, <4 x double> %B 51 store <4 x double > %vsel, <4 x double>* %v1
|
/external/swiftshader/third_party/llvm-7.0/llvm/test/CodeGen/SystemZ/ |
D | vec-cmpsel.ll | 11 ; CHECK-NEXT: vsel %v24, %v28, %v30, %v0 23 ; CHECK-NEXT: vsel %v24, %v28, %v30, %v0 34 ; CHECK-NEXT: vsel %v24, %v28, %v30, %v0 48 ; CHECK-NEXT: vsel %v24, %v28, %v25, [[REG0]] 49 ; CHECK-NEXT: vsel %v26, %v30, %v27, [[REG1]] 61 ; CHECK-DAG: vsel %v24, %v25, %v29, [[REG1]] 62 ; CHECK-DAG: vsel %v26, %v27, %v31, [[REG0]] 74 ; CHECK-NEXT: vsel %v24, %v28, %v30, %v0 85 ; CHECK-NEXT: vsel %v24, %v28, %v30, %v0 97 ; CHECK-NEXT: vsel %v24, %v28, %v30, %v0 [all …]
|
D | vec-cmp-cmp-logic-select.ll | 14 ; CHECK-NEXT: vsel %v24, %v25, %v27, %v0 30 ; CHECK-NEXT: vsel %v24, %v25, %v27, %v0 47 ; CHECK-NEXT: vsel %v24, %v29, %v31, %v0 69 ; CHECK-DAG: vsel %v24, %v29, [[REG6]], [[REG8]] 70 ; CHECK-DAG: vsel %v26, %v31, [[REG5]], [[REG7]] 92 ; CHECK-DAG: vsel %v24, [[REG7]], [[REG6]], [[REG9]] 93 ; CHECK-DAG: vsel %v26, [[REG5]], [[REG4]], [[REG8]] 109 ; CHECK-DAG: vsel %v24, %v25, %v27, %v0 125 ; CHECK-NEXT: vsel %v24, %v25, %v27, %v0 142 ; CHECK-NEXT: vsel %v24, %v25, %v27, %v0 [all …]
|
D | vec-or-02.ll | 8 ; CHECK: vsel %v24, %v24, %v26, %v28 23 ; CHECK: vsel %v24, %v26, %v24, %v28 38 ; CHECK: vsel %v24, %v24, %v26, %v28 51 ; CHECK: vsel %v24, %v26, %v24, %v28 64 ; CHECK: vsel %v24, %v24, %v26, %v28 76 ; CHECK: vsel %v24, %v26, %v24, %v28 88 ; CHECK: vsel %v24, %v24, %v26, %v28 100 ; CHECK: vsel %v24, %v26, %v24, %v28
|
D | vec-cmp-04.ll | 115 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 127 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 139 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 151 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 163 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 175 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 187 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 199 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 211 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 223 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
|
D | vec-cmp-01.ll | 115 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 127 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 139 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 151 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 163 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 175 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 187 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 199 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 211 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 223 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
|
D | vec-cmp-02.ll | 115 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 127 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 139 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 151 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 163 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 175 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 187 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 199 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 211 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 223 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
|
D | vec-cmp-03.ll | 115 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 127 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 139 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 151 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 163 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 175 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 187 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 199 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 211 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 223 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
|
D | vec-cmp-06.ll | 168 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 182 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 194 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 206 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 218 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 230 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 244 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 256 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 268 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 280 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] [all …]
|
D | vec-cmp-07.ll | 168 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 182 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 194 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 206 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 218 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 230 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 244 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 256 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 268 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 280 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] [all …]
|
/external/u-boot/drivers/power/ |
D | palmas.c | 80 int twl603x_mmc1_set_ldo9(u8 vsel) in twl603x_mmc1_set_ldo9() argument 85 if (vsel) { in twl603x_mmc1_set_ldo9() 87 if (vsel > LDO_VOLT_3V3) { in twl603x_mmc1_set_ldo9() 93 vval = vsel & 0x3f; in twl603x_mmc1_set_ldo9() 99 vsel > LDO_VOLT_3V3 ? "bypass" : "voltage", err); in twl603x_mmc1_set_ldo9()
|
/external/boringssl/linux-ppc64le/crypto/aes/ |
D | aesp8-ppc.S | 83 vsel 7,10,11,9 103 vsel 7,10,11,9 120 vsel 7,10,11,9 133 vsel 7,10,11,9 148 vsel 7,10,11,9 181 vsel 7,10,11,9 191 vsel 7,10,11,9 207 vsel 7,10,11,9 224 vsel 7,10,11,9 235 vsel 7,10,11,9 [all …]
|
/external/llvm/test/CodeGen/SystemZ/ |
D | vec-or-02.ll | 8 ; CHECK: vsel %v24, %v24, %v26, %v28 23 ; CHECK: vsel %v24, %v26, %v24, %v28 38 ; CHECK: vsel %v24, %v24, %v26, %v28 51 ; CHECK: vsel %v24, %v26, %v24, %v28 64 ; CHECK: vsel %v24, %v24, %v26, %v28 76 ; CHECK: vsel %v24, %v26, %v24, %v28 88 ; CHECK: vsel %v24, %v24, %v26, %v28 100 ; CHECK: vsel %v24, %v26, %v24, %v28
|
D | vec-cmp-02.ll | 115 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 127 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 139 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 151 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 163 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 175 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 187 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 199 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 211 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 223 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
|
D | vec-cmp-04.ll | 115 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 127 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 139 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 151 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 163 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 175 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 187 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 199 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 211 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 223 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
|
D | vec-cmp-01.ll | 115 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 127 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 139 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 151 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 163 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 175 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 187 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 199 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 211 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 223 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
|
D | vec-cmp-03.ll | 115 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 127 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 139 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 151 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 163 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 175 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 187 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 199 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 211 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 223 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
|
D | vec-cmp-06.ll | 168 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 182 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 194 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 206 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 218 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 230 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]] 244 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 256 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 268 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] 280 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]] [all …]
|
/external/boringssl/linux-ppc64le/crypto/fipsmodule/ |
D | aesp8-ppc.S | 97 vsel 7,10,11,9 117 vsel 7,10,11,9 134 vsel 7,10,11,9 147 vsel 7,10,11,9 162 vsel 7,10,11,9 195 vsel 7,10,11,9 205 vsel 7,10,11,9 221 vsel 7,10,11,9 238 vsel 7,10,11,9 249 vsel 7,10,11,9 [all …]
|
/external/swiftshader/third_party/llvm-7.0/llvm/test/CodeGen/X86/ |
D | vector-blend.ll | 33 %vsel = select <4 x i1> <i1 true, i1 false, i1 true, i1 false>, <4 x float> %v1, <4 x float> %v2 34 ret <4 x float> %vsel 60 %vsel = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x float> %v1, <4 x float> %v2 61 ret <4 x float> %vsel 87 %vsel = select <4 x i1> <i1 true, i1 true, i1 false, i1 true>, <4 x i8> %v1, <4 x i8> %v2 88 ret <4 x i8> %vsel 116 %vsel = select <4 x i1> <i1 true, i1 false, i1 true, i1 true>, <4 x i16> %v1, <4 x i16> %v2 117 ret <4 x i16> %vsel 145 %vsel = select <4 x i1> <i1 true, i1 false, i1 true, i1 false>, <4 x i32> %v1, <4 x i32> %v2 146 ret <4 x i32> %vsel [all …]
|
/external/llvm/test/CodeGen/X86/ |
D | vector-blend.ll | 33 %vsel = select <4 x i1> <i1 true, i1 false, i1 true, i1 false>, <4 x float> %v1, <4 x float> %v2 34 ret <4 x float> %vsel 60 %vsel = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x float> %v1, <4 x float> %v2 61 ret <4 x float> %vsel 92 %vsel = select <4 x i1> <i1 true, i1 true, i1 false, i1 true>, <4 x i8> %v1, <4 x i8> %v2 93 ret <4 x i8> %vsel 126 %vsel = select <4 x i1> <i1 true, i1 false, i1 true, i1 true>, <4 x i16> %v1, <4 x i16> %v2 127 ret <4 x i16> %vsel 160 %vsel = select <4 x i1> <i1 true, i1 false, i1 true, i1 false>, <4 x i32> %v1, <4 x i32> %v2 161 ret <4 x i32> %vsel [all …]
|
/external/llvm/test/CodeGen/PowerPC/ |
D | vec_select.ll | 5 %vsel = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x float> %v1, <4 x float> %v2 6 ret <4 x float> %vsel
|
/external/swiftshader/third_party/llvm-7.0/llvm/test/CodeGen/PowerPC/ |
D | vec_select.ll | 5 %vsel = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x float> %v1, <4 x float> %v2 6 ret <4 x float> %vsel
|