Searched refs:UDCCSR0 (Results 1 – 2 of 2) sorted by relevance
195 writel(UDCCSR0_OPC | UDCCSR0_IPR, UDCCSR0); in udc_read_urb_ep0()204 u32 udccsr0 = readl(UDCCSR0); in udc_handle_ep0()213 writel(UDCCSR0_SST, UDCCSR0); in udc_handle_ep0()224 udccsr0 = readl(UDCCSR0); in udc_handle_ep0()234 if ((readl(UDCCSR0) & UDCCSR0_RNE) == 0) { in udc_handle_ep0()241 writel(readl(UDCCSR0) | UDCCSR0_OPC | UDCCSR0_SA, UDCCSR0); in udc_handle_ep0()242 if ((readl(UDCCSR0) & UDCCSR0_RNE) != 0) { in udc_handle_ep0()257 writel(UDCCSR0_IPR, UDCCSR0); in udc_handle_ep0()270 writel(UDCCSR0_IPR, UDCCSR0); in udc_handle_ep0()287 UDCCS0_FTF, UDCCSR0); in udc_handle_ep0()[all …]
649 #define UDCCSR0 0x40600100 /* UDC Control/Status register - Endpoint 0 */ macro