Searched refs:DST0 (Results 1 – 6 of 6) sorted by relevance
| /external/mesa3d/src/mesa/x86/ |
| D | x86_xform3.S | 46 #define DST0 REGOFF(0, EDI) macro
152 FSTP_S( DST0 ) /* F5 F7 F6 */
233 FSTP_S( DST0 ) /* F5 F6 */
328 FSTP_S( DST0 ) /* F6 F5 */
402 FSTP_S( DST0 ) /* F5 F6 */
479 FSTP_S( DST0 ) /* F5 */
550 FSTP_S( DST0 ) /* F5 */
615 MOV_L( EBX, DST0 )
625 FSTP_S( DST0 )
|
| D | x86_xform2.S | 46 #define DST0 REGOFF(0, EDI) macro
136 FSTP_S( DST0 ) /* F5 F7 F6 */
202 FSTP_S( DST0 ) /* F1 */
285 FSTP_S( DST0 ) /* F6 F5 */
355 FSTP_S( DST0 ) /* F5 */
430 FSTP_S( DST0 ) /* F5 */
495 FSTP_S( DST0 ) /* F5 */
555 MOV_L( EBX, DST0 )
|
| D | x86_xform4.S | 46 #define DST0 REGOFF(0, EDI) macro
159 FSTP_S( DST0 ) /* F6 F5 F7 */
242 FSTP_S( DST0 ) /* F5 F6 */
345 FSTP_S( DST0 ) /* F5 F6 */
426 FSTP_S( DST0 ) /* F5 F6 */
511 FSTP_S( DST0 ) /* F5 */
589 FSTP_S( DST0 ) /* F5 */
653 MOV_L( EBX, DST0 )
|
| D | x86_cliptest.S | 41 #define DST0 REGOFF(0, EDI) macro
219 MOV_L( CONST(0), DST0 )
238 FSTP_S( DST0 ) /* F1 F2 F3 */
|
| /external/webp/src/dsp/ |
| D | rescaler_neon.c | 28 #define LOAD_32x8(SRC, DST0, DST1) \ argument
29 LOAD_32x4(SRC + 0, DST0); \
|
| /external/swiftshader/third_party/llvm-7.0/llvm/test/CodeGen/AMDGPU/ |
| D | sdwa-peephole.ll | 37 ; NOSDWA: v_lshrrev_b32_e32 v[[DST0:[0-9]+]], 16, v{{[0-9]+}}
39 ; NOSDWA: v_mul_u32_u24_e32 v{{[0-9]+}}, v[[DST0]], v[[DST1]]
70 ; NOSDWA: v_lshrrev_b32_e32 v[[DST0:[0-9]+]], 16, v{{[0-9]+}}
72 ; NOSDWA: v_mul_u32_u24_e32 v[[DST_MUL:[0-9]+]], v[[DST0]], v[[DST1]]
170 ; NOSDWA: v_lshrrev_b32_e32 v[[DST0:[0-9]+]], 16, v{{[0-9]+}}
172 ; NOSDWA: v_mul_f16_e32 v[[DST_MUL:[0-9]+]], v[[DST0]], v[[DST1]]
364 ; NOSDWA: v_lshrrev_b32_e32 v[[DST0:[0-9]+]], 16, v{{[0-9]+}}
366 ; NOSDWA: v_mac_f16_e32 v[[DST_MAC:[0-9]+]], v[[DST0]], v[[DST1]]
|