Home
last modified time | relevance | path

Searched refs:SpilledReg (Results 1 – 6 of 6) sorted by relevance

/external/swiftshader/third_party/llvm-7.0/llvm/lib/Target/AMDGPU/
DSIMachineFunctionInfo.h194 struct SpilledReg { struct
198 SpilledReg() = default; argument
199 SpilledReg(unsigned R, int L) : VGPR (R), Lane (L) {} in SpilledReg() argument
222 DenseMap<int, std::vector<SpilledReg>> SGPRToVGPRSpills; argument
229 ArrayRef<SpilledReg> getSGPRToVGPRSpills(int FrameIndex) const { in getSGPRToVGPRSpills()
232 ArrayRef<SpilledReg>() : makeArrayRef(I->second); in getSGPRToVGPRSpills()
DSIMachineFunctionInfo.cpp250 std::vector<SpilledReg> &SpillLanes = SGPRToVGPRSpills[FI]; in allocateSGPRSpillToVGPR()
302 SpillLanes.push_back(SpilledReg(LaneVGPR, VGPRIndex)); in allocateSGPRSpillToVGPR()
DSIRegisterInfo.cpp648 ArrayRef<SIMachineFunctionInfo::SpilledReg> VGPRSpills in spillSGPR()
745 SIMachineFunctionInfo::SpilledReg Spill = VGPRSpills[i]; in spillSGPR()
826 ArrayRef<SIMachineFunctionInfo::SpilledReg> VGPRSpills in restoreSGPR()
910 SIMachineFunctionInfo::SpilledReg Spill = VGPRSpills[i]; in restoreSGPR()
/external/llvm/lib/Target/AMDGPU/
DSIMachineFunctionInfo.h123 struct SpilledReg { struct
126 SpilledReg(unsigned R, int L) : VGPR (R), Lane (L) { } in SpilledReg() argument
127 SpilledReg() : VGPR(AMDGPU::NoRegister), Lane(-1) { } in SpilledReg() function
135 SpilledReg getSpilledReg(MachineFunction *MF, unsigned FrameIndex, argument
DSIMachineFunctionInfo.cpp184 SIMachineFunctionInfo::SpilledReg SIMachineFunctionInfo::getSpilledReg ( in getSpilledReg()
189 return SpilledReg(); in getSpilledReg()
202 struct SpilledReg Spill; in getSpilledReg()
DSIRegisterInfo.cpp528 struct SIMachineFunctionInfo::SpilledReg Spill = in eliminateFrameIndex()
592 struct SIMachineFunctionInfo::SpilledReg Spill = in eliminateFrameIndex()