Lines Matching refs:v6
25 ; GFX9-NEXT: v_cvt_f32_u32_e32 v6, v4
30 ; GFX9-NEXT: v_mac_f32_e32 v6, 0x4f800000, v7
31 ; GFX9-NEXT: v_rcp_f32_e32 v6, v6
33 ; GFX9-NEXT: v_mul_f32_e32 v6, 0x5f7ffffc, v6
34 ; GFX9-NEXT: v_mul_f32_e32 v7, 0x2f800000, v6
36 ; GFX9-NEXT: v_mac_f32_e32 v6, 0xcf800000, v7
37 ; GFX9-NEXT: v_cvt_u32_f32_e32 v6, v6
39 ; GFX9-NEXT: v_mul_lo_u32 v10, v9, v6
40 ; GFX9-NEXT: v_mul_hi_u32 v11, v8, v6
42 ; GFX9-NEXT: v_mul_lo_u32 v13, v8, v6
44 ; GFX9-NEXT: v_mul_lo_u32 v12, v6, v10
45 ; GFX9-NEXT: v_mul_hi_u32 v14, v6, v13
46 ; GFX9-NEXT: v_mul_hi_u32 v11, v6, v10
57 ; GFX9-NEXT: v_add_co_u32_e64 v6, s[4:5], v6, v10
61 ; GFX9-NEXT: v_mul_hi_u32 v13, v8, v6
62 ; GFX9-NEXT: v_mul_lo_u32 v9, v9, v6
63 ; GFX9-NEXT: v_mul_lo_u32 v8, v8, v6
66 ; GFX9-NEXT: v_mul_lo_u32 v12, v6, v9
67 ; GFX9-NEXT: v_mul_hi_u32 v13, v6, v8
68 ; GFX9-NEXT: v_mul_hi_u32 v14, v6, v9
81 ; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v6, v9
87 ; GFX9-NEXT: v_mul_hi_u32 v11, v9, v6
93 ; GFX9-NEXT: v_mul_lo_u32 v12, v1, v6
94 ; GFX9-NEXT: v_mul_hi_u32 v6, v1, v6
98 ; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v11, v6, vcc
100 ; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v6, v7
102 ; GFX9-NEXT: v_mul_lo_u32 v10, v5, v6
104 ; GFX9-NEXT: v_mul_hi_u32 v12, v4, v6
105 ; GFX9-NEXT: v_mul_lo_u32 v13, v4, v6
119 ; GFX9-NEXT: v_add_co_u32_e64 v12, s[4:5], 2, v6
122 ; GFX9-NEXT: v_add_co_u32_e64 v14, s[4:5], 1, v6
133 ; GFX9-NEXT: v_cndmask_b32_e32 v4, v6, v4, vcc
188 ; GFX9-NEXT: v_sub_co_u32_e32 v6, vcc, 0, v2
201 ; GFX9-NEXT: v_mul_lo_u32 v8, v6, v5
202 ; GFX9-NEXT: v_mul_hi_u32 v10, v6, v4
203 ; GFX9-NEXT: v_mul_lo_u32 v11, v6, v4
221 ; GFX9-NEXT: v_mul_lo_u32 v10, v6, v8
222 ; GFX9-NEXT: v_mul_hi_u32 v11, v6, v4
224 ; GFX9-NEXT: v_mul_lo_u32 v6, v6, v4
228 ; GFX9-NEXT: v_mul_hi_u32 v11, v4, v6
233 ; GFX9-NEXT: v_mul_hi_u32 v11, v8, v6
234 ; GFX9-NEXT: v_mul_lo_u32 v6, v8, v6
236 ; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v10, v6
237 ; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v15, v11, vcc
239 ; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v6, v7
242 ; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v4, v6
244 ; GFX9-NEXT: v_mul_lo_u32 v6, v0, v5
249 ; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v7, v6
253 ; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v6, v8
255 ; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v9, v12, vcc
257 ; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, v13, v6, vcc
258 ; GFX9-NEXT: v_mul_lo_u32 v6, v3, v4
262 ; GFX9-NEXT: v_add3_u32 v6, v8, v7, v6
263 ; GFX9-NEXT: v_sub_u32_e32 v7, v1, v6
273 ; GFX9-NEXT: v_subb_co_u32_e32 v1, vcc, v1, v6, vcc
279 ; GFX9-NEXT: v_cndmask_b32_e64 v6, 0, -1, vcc
285 ; GFX9-NEXT: v_cndmask_b32_e32 v1, v6, v8, vcc
344 ; GFX9-NEXT: v_cvt_f32_u32_e32 v6, v5
348 ; GFX9-NEXT: v_mac_f32_e32 v4, 0x4f800000, v6
352 ; GFX9-NEXT: v_mul_f32_e32 v6, 0x2f800000, v4
353 ; GFX9-NEXT: v_trunc_f32_e32 v6, v6
354 ; GFX9-NEXT: v_mac_f32_e32 v4, 0xcf800000, v6
356 ; GFX9-NEXT: v_cvt_u32_f32_e32 v6, v6
359 ; GFX9-NEXT: v_mul_lo_u32 v11, v7, v6
365 ; GFX9-NEXT: v_mul_hi_u32 v16, v6, v9
366 ; GFX9-NEXT: v_mul_lo_u32 v9, v6, v9
368 ; GFX9-NEXT: v_mul_lo_u32 v13, v6, v12
369 ; GFX9-NEXT: v_mul_hi_u32 v12, v6, v12
377 ; GFX9-NEXT: v_addc_co_u32_e64 v9, vcc, v6, v10, s[4:5]
382 ; GFX9-NEXT: v_add_u32_e32 v6, v6, v10
398 ; GFX9-NEXT: v_addc_co_u32_e64 v6, vcc, v6, v8, s[4:5]
400 ; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, 0, v6, vcc
404 ; GFX9-NEXT: v_mul_lo_u32 v9, v8, v6
406 ; GFX9-NEXT: v_mul_hi_u32 v11, v8, v6
413 ; GFX9-NEXT: v_mul_hi_u32 v12, v1, v6
414 ; GFX9-NEXT: v_mul_lo_u32 v6, v1, v6
418 ; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v4, v6
419 ; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v15, v9, vcc
422 ; GFX9-NEXT: v_mul_lo_u32 v6, v3, v6
424 ; GFX9-NEXT: v_add3_u32 v6, v10, v6, v9
425 ; GFX9-NEXT: v_sub_u32_e32 v9, v1, v6
431 ; GFX9-NEXT: v_subb_co_u32_e32 v1, vcc, v1, v6, vcc
440 ; GFX9-NEXT: v_cndmask_b32_e64 v6, 0, -1, vcc
445 ; GFX9-NEXT: v_cndmask_b32_e32 v3, v6, v3, vcc
502 ; GFX9-NEXT: v_sub_co_u32_e32 v6, vcc, 0, v2
515 ; GFX9-NEXT: v_mul_lo_u32 v8, v6, v5
516 ; GFX9-NEXT: v_mul_hi_u32 v10, v6, v4
517 ; GFX9-NEXT: v_mul_lo_u32 v11, v6, v4
535 ; GFX9-NEXT: v_mul_lo_u32 v10, v6, v8
536 ; GFX9-NEXT: v_mul_hi_u32 v11, v6, v4
538 ; GFX9-NEXT: v_mul_lo_u32 v6, v6, v4
542 ; GFX9-NEXT: v_mul_hi_u32 v11, v4, v6
547 ; GFX9-NEXT: v_mul_hi_u32 v11, v8, v6
548 ; GFX9-NEXT: v_mul_lo_u32 v6, v8, v6
550 ; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v10, v6
551 ; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v15, v11, vcc
553 ; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v6, v7
556 ; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v4, v6
558 ; GFX9-NEXT: v_mul_lo_u32 v6, v0, v5
563 ; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v7, v6
567 ; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v6, v8
569 ; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v9, v12, vcc
571 ; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, v13, v6, vcc
572 ; GFX9-NEXT: v_mul_lo_u32 v6, v3, v4
576 ; GFX9-NEXT: v_add3_u32 v5, v7, v5, v6
577 ; GFX9-NEXT: v_sub_u32_e32 v6, v1, v5
579 ; GFX9-NEXT: v_subb_co_u32_e64 v6, s[4:5], v6, v3, vcc
581 ; GFX9-NEXT: v_subbrev_co_u32_e64 v8, s[6:7], 0, v6, s[4:5]
587 ; GFX9-NEXT: v_subb_co_u32_e64 v6, s[4:5], v6, v3, s[4:5]
591 ; GFX9-NEXT: v_subbrev_co_u32_e64 v6, s[4:5], 0, v6, s[4:5]
596 ; GFX9-NEXT: v_cndmask_b32_e64 v6, v8, v6, s[4:5]
601 ; GFX9-NEXT: v_cndmask_b32_e32 v5, v1, v6, vcc
778 ; GFX9-NEXT: v_xor_b32_e32 v6, v4, v3
780 ; GFX9-NEXT: v_cvt_f32_u32_e32 v4, v6
782 ; GFX9-NEXT: v_sub_co_u32_e32 v8, vcc, 0, v6
858 ; GFX9-NEXT: v_mul_lo_u32 v11, v6, v7
859 ; GFX9-NEXT: v_mul_hi_u32 v12, v6, v4
860 ; GFX9-NEXT: v_mul_lo_u32 v13, v6, v4
865 ; GFX9-NEXT: v_sub_co_u32_e64 v12, s[4:5], v9, v6
869 ; GFX9-NEXT: v_cmp_ge_u32_e64 s[6:7], v12, v6
881 ; GFX9-NEXT: v_cmp_ge_u32_e32 vcc, v9, v6
886 ; GFX9-NEXT: v_sub_co_u32_e64 v6, s[4:5], v12, v6
892 ; GFX9-NEXT: v_cndmask_b32_e64 v5, v12, v6, s[6:7]
905 ; GFX9-NEXT: v_subb_co_u32_e32 v6, vcc, v1, v8, vcc
930 ; GFX9-NEXT: v_add_u32_e32 v6, 1, v1
932 ; GFX9-NEXT: v_cndmask_b32_e32 v3, v1, v6, vcc
933 ; GFX9-NEXT: v_mov_b32_e32 v6, v4
939 ; GFX9-NEXT: v_mov_b32_e32 v3, v6
963 ; GFX9-NEXT: v_sub_co_u32_e32 v6, vcc, 0, v2
976 ; GFX9-NEXT: v_mul_lo_u32 v8, v6, v5
977 ; GFX9-NEXT: v_mul_hi_u32 v10, v6, v4
978 ; GFX9-NEXT: v_mul_lo_u32 v11, v6, v4
996 ; GFX9-NEXT: v_mul_lo_u32 v10, v6, v8
997 ; GFX9-NEXT: v_mul_hi_u32 v11, v6, v4
999 ; GFX9-NEXT: v_mul_lo_u32 v6, v6, v4
1003 ; GFX9-NEXT: v_mul_hi_u32 v11, v4, v6
1008 ; GFX9-NEXT: v_mul_hi_u32 v11, v8, v6
1009 ; GFX9-NEXT: v_mul_lo_u32 v6, v8, v6
1011 ; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v10, v6
1012 ; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v15, v11, vcc
1014 ; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v6, v7
1017 ; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v4, v6
1019 ; GFX9-NEXT: v_mul_lo_u32 v6, v0, v5
1024 ; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v7, v6
1028 ; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v6, v8
1030 ; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v9, v12, vcc
1032 ; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, v13, v6, vcc
1033 ; GFX9-NEXT: v_mul_lo_u32 v6, v3, v4
1037 ; GFX9-NEXT: v_add3_u32 v6, v8, v7, v6
1038 ; GFX9-NEXT: v_sub_u32_e32 v7, v1, v6
1051 ; GFX9-NEXT: v_subb_co_u32_e32 v1, vcc, v1, v6, vcc
1056 ; GFX9-NEXT: v_cndmask_b32_e64 v6, 0, -1, vcc
1061 ; GFX9-NEXT: v_cndmask_b32_e32 v6, v6, v13, vcc
1062 ; GFX9-NEXT: v_cmp_ne_u32_e32 vcc, 0, v6
1063 ; GFX9-NEXT: v_cndmask_b32_e64 v6, v14, v12, s[6:7]
1065 ; GFX9-NEXT: v_cndmask_b32_e32 v4, v4, v6, vcc
1066 ; GFX9-NEXT: v_sub_co_u32_e64 v6, s[4:5], v9, v2
1070 ; GFX9-NEXT: v_cndmask_b32_e64 v1, v9, v6, s[6:7]
1072 ; GFX9-NEXT: v_cndmask_b32_e32 v6, v8, v1, vcc
1099 ; GFX9-NEXT: v_cndmask_b32_e32 v6, v0, v3, vcc
1105 ; GFX9-NEXT: v_mov_b32_e32 v2, v6