Lines Matching refs:vpadd

9 ; CHECK-NEXT:    vpadd.i8 d16, d17, d16
14 	%tmp3 = call <8 x i8> @llvm.arm.neon.vpadd.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
23 ; CHECK-NEXT:    vpadd.i16 d16, d17, d16
28 	%tmp3 = call <4 x i16> @llvm.arm.neon.vpadd.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
37 ; CHECK-NEXT:    vpadd.i32 d16, d17, d16
42 	%tmp3 = call <2 x i32> @llvm.arm.neon.vpadd.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
51 ; CHECK-NEXT:    vpadd.f32 d16, d17, d16
56 	%tmp3 = call <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float> %tmp1, <2 x float> %tmp2)
60 declare <8 x i8>  @llvm.arm.neon.vpadd.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
61 declare <4 x i16> @llvm.arm.neon.vpadd.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
62 declare <2 x i32> @llvm.arm.neon.vpadd.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
64 declare <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float>, <2 x float>) nounwind readnone
216 ; Combine vuzp+vadd->vpadd.
221 ; CHECK-NEXT:    vpadd.i8 d16, d16, d17
233 ; Combine vuzp+vadd->vpadd.
238 ; CHECK-NEXT:    vpadd.i16 d16, d16, d17
249 ; Combine vtrn+vadd->vpadd.
254 ; CHECK-NEXT:    vpadd.i32 d16, d16, d17
373 ; CHECK-NEXT:    vpadd.i16 d16, d16, d17