Lines Matching refs:rd
5 ; CHECK: ld.u8 %rs{{[0-9]+}}, [%rd{{[0-9]+}}]
8 ; CHECK: st.u8 [%rd{{[0-9]+}}], %rs{{[0-9]+}}
11 ; CHECK: ld.u16 %rs{{[0-9]+}}, [%rd{{[0-9]+}}]
14 ; CHECK: st.u16 [%rd{{[0-9]+}}], %rs{{[0-9]+}}
17 ; CHECK: ld.u32 %r{{[0-9]+}}, [%rd{{[0-9]+}}]
20 ; CHECK: st.u32 [%rd{{[0-9]+}}], %r{{[0-9]+}}
23 ; CHECK: ld.u64 %rd{{[0-9]+}}, [%rd{{[0-9]+}}]
26 ; CHECK: st.u64 [%rd{{[0-9]+}}], %rd{{[0-9]+}}
34 ; CHECK: ld.volatile.u8 %rs{{[0-9]+}}, [%rd{{[0-9]+}}]
37 ; CHECK: st.volatile.u8 [%rd{{[0-9]+}}], %rs{{[0-9]+}}
40 ; CHECK: ld.volatile.u16 %rs{{[0-9]+}}, [%rd{{[0-9]+}}]
43 ; CHECK: st.volatile.u16 [%rd{{[0-9]+}}], %rs{{[0-9]+}}
46 ; CHECK: ld.volatile.u32 %r{{[0-9]+}}, [%rd{{[0-9]+}}]
49 ; CHECK: st.volatile.u32 [%rd{{[0-9]+}}], %r{{[0-9]+}}
52 ; CHECK: ld.volatile.u64 %rd{{[0-9]+}}, [%rd{{[0-9]+}}]
55 ; CHECK: st.volatile.u64 [%rd{{[0-9]+}}], %rd{{[0-9]+}}
63 ; CHECK: ld.volatile.u8 %rs{{[0-9]+}}, [%rd{{[0-9]+}}]
66 ; CHECK: st.volatile.u8 [%rd{{[0-9]+}}], %rs{{[0-9]+}}
69 ; CHECK: ld.volatile.u16 %rs{{[0-9]+}}, [%rd{{[0-9]+}}]
72 ; CHECK: st.volatile.u16 [%rd{{[0-9]+}}], %rs{{[0-9]+}}
75 ; CHECK: ld.volatile.u32 %r{{[0-9]+}}, [%rd{{[0-9]+}}]
78 ; CHECK: st.volatile.u32 [%rd{{[0-9]+}}], %r{{[0-9]+}}
81 ; CHECK: ld.volatile.u64 %rd{{[0-9]+}}, [%rd{{[0-9]+}}]
84 ; CHECK: st.volatile.u64 [%rd{{[0-9]+}}], %rd{{[0-9]+}}
87 ; CHECK: ld.volatile.f32 %f{{[0-9]+}}, [%rd{{[0-9]+}}]
90 ; CHECK: st.volatile.f32 [%rd{{[0-9]+}}], %f{{[0-9]+}}