Lines Matching refs:vqrdmulh

24 ; CHECK-NEXT:    vqrdmulh.s32 q6, q7, q5
26 ; CHECK-NEXT:    vqrdmulh.s32 q6, q7, q6
28 ; CHECK-NEXT:    vqrdmulh.s32 q5, q6, q5
30 ; CHECK-NEXT:    vqrdmulh.s32 q5, q6, q5
35 ; CHECK-NEXT:    vqrdmulh.s32 q4, q4, q5
66   %i26 = tail call <4 x i32> @llvm.arm.mve.vqrdmulh.v4i32(<4 x i32> %i25, <4 x i32> %i21)
68   %i28 = tail call <4 x i32> @llvm.arm.mve.vqrdmulh.v4i32(<4 x i32> %i25, <4 x i32> %i27)
70   %i30 = tail call <4 x i32> @llvm.arm.mve.vqrdmulh.v4i32(<4 x i32> %i29, <4 x i32> %i21)
72   %i32 = tail call <4 x i32> @llvm.arm.mve.vqrdmulh.v4i32(<4 x i32> %i29, <4 x i32> %i31)
75   %i35 = tail call <4 x i32> @llvm.arm.mve.vqrdmulh.v4i32(<4 x i32> %i14, <4 x i32> %i34)
126 ; CHECK-NEXT:    vqrdmulh.s32 q6, q7, q5
128 ; CHECK-NEXT:    vqrdmulh.s32 q6, q7, q6
130 ; CHECK-NEXT:    vqrdmulh.s32 q5, q6, q5
132 ; CHECK-NEXT:    vqrdmulh.s32 q5, q6, q5
139 ; CHECK-NEXT:    vqrdmulh.s32 q4, q4, q5
174   %i26 = tail call <4 x i32> @llvm.arm.mve.vqrdmulh.v4i32(<4 x i32> %i25, <4 x i32> %i21)
176   %i28 = tail call <4 x i32> @llvm.arm.mve.vqrdmulh.v4i32(<4 x i32> %i25, <4 x i32> %i27)
178   %i30 = tail call <4 x i32> @llvm.arm.mve.vqrdmulh.v4i32(<4 x i32> %i29, <4 x i32> %i21)
180   %i32 = tail call <4 x i32> @llvm.arm.mve.vqrdmulh.v4i32(<4 x i32> %i29, <4 x i32> %i31)
183   %i35 = tail call <4 x i32> @llvm.arm.mve.vqrdmulh.v4i32(<4 x i32> %i14, <4 x i32> %i34)
203 declare <4 x i32> @llvm.arm.mve.vqrdmulh.v4i32(<4 x i32>, <4 x i32>)