Lines Matching refs:vpinsrd
62 ; AVX-32-NEXT: vpinsrd $1, {{[0-9]+}}(%esp), %xmm0, %xmm0
63 ; AVX-32-NEXT: vpinsrd $2, {{[0-9]+}}(%esp), %xmm0, %xmm0
64 ; AVX-32-NEXT: vpinsrd $3, {{[0-9]+}}(%esp), %xmm0, %xmm0
66 ; AVX-32-NEXT: vpinsrd $1, {{[0-9]+}}(%esp), %xmm1, %xmm1
67 ; AVX-32-NEXT: vpinsrd $2, (%esp), %xmm1, %xmm1
68 ; AVX-32-NEXT: vpinsrd $3, {{[0-9]+}}(%esp), %xmm1, %xmm1
117 ; AVX512F-32-NEXT: vpinsrd $1, {{[0-9]+}}(%esp), %xmm0, %xmm0
118 ; AVX512F-32-NEXT: vpinsrd $2, {{[0-9]+}}(%esp), %xmm0, %xmm0
119 ; AVX512F-32-NEXT: vpinsrd $3, {{[0-9]+}}(%esp), %xmm0, %xmm0
121 ; AVX512F-32-NEXT: vpinsrd $1, {{[0-9]+}}(%esp), %xmm1, %xmm1
122 ; AVX512F-32-NEXT: vpinsrd $2, (%esp), %xmm1, %xmm1
123 ; AVX512F-32-NEXT: vpinsrd $3, {{[0-9]+}}(%esp), %xmm1, %xmm1
172 ; AVX512VL-32-NEXT: vpinsrd $1, {{[0-9]+}}(%esp), %xmm0, %xmm0
173 ; AVX512VL-32-NEXT: vpinsrd $2, {{[0-9]+}}(%esp), %xmm0, %xmm0
174 ; AVX512VL-32-NEXT: vpinsrd $3, {{[0-9]+}}(%esp), %xmm0, %xmm0
176 ; AVX512VL-32-NEXT: vpinsrd $1, {{[0-9]+}}(%esp), %xmm1, %xmm1
177 ; AVX512VL-32-NEXT: vpinsrd $2, (%esp), %xmm1, %xmm1
178 ; AVX512VL-32-NEXT: vpinsrd $3, {{[0-9]+}}(%esp), %xmm1, %xmm1
289 ; AVX-32-NEXT: vpinsrd $1, %edx, %xmm0, %xmm0
290 ; AVX-32-NEXT: vpinsrd $2, (%esp), %xmm0, %xmm0
291 ; AVX-32-NEXT: vpinsrd $3, %ecx, %xmm0, %xmm0
297 ; AVX-32-NEXT: vpinsrd $1, %ecx, %xmm1, %xmm1
298 ; AVX-32-NEXT: vpinsrd $2, {{[0-9]+}}(%esp), %xmm1, %xmm1
299 ; AVX-32-NEXT: vpinsrd $3, %eax, %xmm1, %xmm1
426 ; AVX512F-32-NEXT: vpinsrd $1, %edx, %xmm0, %xmm0
427 ; AVX512F-32-NEXT: vpinsrd $2, (%esp), %xmm0, %xmm0
428 ; AVX512F-32-NEXT: vpinsrd $3, %eax, %xmm0, %xmm0
434 ; AVX512F-32-NEXT: vpinsrd $1, %ebx, %xmm1, %xmm1
435 ; AVX512F-32-NEXT: vpinsrd $2, {{[0-9]+}}(%esp), %xmm1, %xmm1
436 ; AVX512F-32-NEXT: vpinsrd $3, %ecx, %xmm1, %xmm1
519 ; AVX512VL-32-NEXT: vpinsrd $1, %edx, %xmm0, %xmm0
520 ; AVX512VL-32-NEXT: vpinsrd $2, (%esp), %xmm0, %xmm0
521 ; AVX512VL-32-NEXT: vpinsrd $3, %eax, %xmm0, %xmm0
527 ; AVX512VL-32-NEXT: vpinsrd $1, %ebx, %xmm1, %xmm1
528 ; AVX512VL-32-NEXT: vpinsrd $2, {{[0-9]+}}(%esp), %xmm1, %xmm1
529 ; AVX512VL-32-NEXT: vpinsrd $3, %ecx, %xmm1, %xmm1
595 ; AVX-32-NEXT: vpinsrd $1, {{[0-9]+}}(%esp), %xmm0, %xmm0
596 ; AVX-32-NEXT: vpinsrd $2, {{[0-9]+}}(%esp), %xmm0, %xmm0
597 ; AVX-32-NEXT: vpinsrd $3, {{[0-9]+}}(%esp), %xmm0, %xmm0
599 ; AVX-32-NEXT: vpinsrd $1, {{[0-9]+}}(%esp), %xmm1, %xmm1
600 ; AVX-32-NEXT: vpinsrd $2, (%esp), %xmm1, %xmm1
601 ; AVX-32-NEXT: vpinsrd $3, {{[0-9]+}}(%esp), %xmm1, %xmm1
649 ; AVX512F-32-NEXT: vpinsrd $1, {{[0-9]+}}(%esp), %xmm0, %xmm0
650 ; AVX512F-32-NEXT: vpinsrd $2, {{[0-9]+}}(%esp), %xmm0, %xmm0
651 ; AVX512F-32-NEXT: vpinsrd $3, {{[0-9]+}}(%esp), %xmm0, %xmm0
653 ; AVX512F-32-NEXT: vpinsrd $1, {{[0-9]+}}(%esp), %xmm1, %xmm1
654 ; AVX512F-32-NEXT: vpinsrd $2, (%esp), %xmm1, %xmm1
655 ; AVX512F-32-NEXT: vpinsrd $3, {{[0-9]+}}(%esp), %xmm1, %xmm1
703 ; AVX512VL-32-NEXT: vpinsrd $1, {{[0-9]+}}(%esp), %xmm0, %xmm0
704 ; AVX512VL-32-NEXT: vpinsrd $2, {{[0-9]+}}(%esp), %xmm0, %xmm0
705 ; AVX512VL-32-NEXT: vpinsrd $3, {{[0-9]+}}(%esp), %xmm0, %xmm0
707 ; AVX512VL-32-NEXT: vpinsrd $1, {{[0-9]+}}(%esp), %xmm1, %xmm1
708 ; AVX512VL-32-NEXT: vpinsrd $2, (%esp), %xmm1, %xmm1
709 ; AVX512VL-32-NEXT: vpinsrd $3, {{[0-9]+}}(%esp), %xmm1, %xmm1
820 ; AVX-32-NEXT: vpinsrd $1, %edx, %xmm0, %xmm0
821 ; AVX-32-NEXT: vpinsrd $2, (%esp), %xmm0, %xmm0
822 ; AVX-32-NEXT: vpinsrd $3, %ecx, %xmm0, %xmm0
828 ; AVX-32-NEXT: vpinsrd $1, %ecx, %xmm1, %xmm1
829 ; AVX-32-NEXT: vpinsrd $2, {{[0-9]+}}(%esp), %xmm1, %xmm1
830 ; AVX-32-NEXT: vpinsrd $3, %eax, %xmm1, %xmm1
957 ; AVX512F-32-NEXT: vpinsrd $1, %edx, %xmm0, %xmm0
958 ; AVX512F-32-NEXT: vpinsrd $2, (%esp), %xmm0, %xmm0
959 ; AVX512F-32-NEXT: vpinsrd $3, %eax, %xmm0, %xmm0
965 ; AVX512F-32-NEXT: vpinsrd $1, %ebx, %xmm1, %xmm1
966 ; AVX512F-32-NEXT: vpinsrd $2, {{[0-9]+}}(%esp), %xmm1, %xmm1
967 ; AVX512F-32-NEXT: vpinsrd $3, %ecx, %xmm1, %xmm1
1050 ; AVX512VL-32-NEXT: vpinsrd $1, %edx, %xmm0, %xmm0
1051 ; AVX512VL-32-NEXT: vpinsrd $2, (%esp), %xmm0, %xmm0
1052 ; AVX512VL-32-NEXT: vpinsrd $3, %eax, %xmm0, %xmm0
1058 ; AVX512VL-32-NEXT: vpinsrd $1, %ebx, %xmm1, %xmm1
1059 ; AVX512VL-32-NEXT: vpinsrd $2, {{[0-9]+}}(%esp), %xmm1, %xmm1
1060 ; AVX512VL-32-NEXT: vpinsrd $3, %ecx, %xmm1, %xmm1