Lines Matching refs:vpinsrd

70 ; AVX512VL-32-NEXT:    vpinsrd $1, {{[0-9]+}}(%esp), %xmm0, %xmm0
71 ; AVX512VL-32-NEXT:    vpinsrd $2, {{[0-9]+}}(%esp), %xmm0, %xmm0
72 ; AVX512VL-32-NEXT:    vpinsrd $3, {{[0-9]+}}(%esp), %xmm0, %xmm0
74 ; AVX512VL-32-NEXT:    vpinsrd $1, {{[0-9]+}}(%esp), %xmm1, %xmm1
75 ; AVX512VL-32-NEXT:    vpinsrd $2, (%esp), %xmm1, %xmm1
76 ; AVX512VL-32-NEXT:    vpinsrd $3, {{[0-9]+}}(%esp), %xmm1, %xmm1
79 ; AVX512VL-32-NEXT:    vpinsrd $1, {{[0-9]+}}(%esp), %xmm1, %xmm1
80 ; AVX512VL-32-NEXT:    vpinsrd $2, {{[0-9]+}}(%esp), %xmm1, %xmm1
81 ; AVX512VL-32-NEXT:    vpinsrd $3, {{[0-9]+}}(%esp), %xmm1, %xmm1
83 ; AVX512VL-32-NEXT:    vpinsrd $1, {{[0-9]+}}(%esp), %xmm2, %xmm2
84 ; AVX512VL-32-NEXT:    vpinsrd $2, {{[0-9]+}}(%esp), %xmm2, %xmm2
85 ; AVX512VL-32-NEXT:    vpinsrd $3, {{[0-9]+}}(%esp), %xmm2, %xmm2
240 ; AVX512VL-32-NEXT:    vpinsrd $1, %esi, %xmm0, %xmm0
243 ; AVX512VL-32-NEXT:    vpinsrd $2, (%esp), %xmm0, %xmm0
244 ; AVX512VL-32-NEXT:    vpinsrd $3, %edi, %xmm0, %xmm0
248 ; AVX512VL-32-NEXT:    vpinsrd $1, %edx, %xmm1, %xmm1
252 ; AVX512VL-32-NEXT:    vpinsrd $2, {{[0-9]+}}(%esp), %xmm1, %xmm1
253 ; AVX512VL-32-NEXT:    vpinsrd $3, %edx, %xmm1, %xmm1
257 ; AVX512VL-32-NEXT:    vpinsrd $1, %ecx, %xmm2, %xmm2
261 ; AVX512VL-32-NEXT:    vpinsrd $2, {{[0-9]+}}(%esp), %xmm2, %xmm2
262 ; AVX512VL-32-NEXT:    vpinsrd $3, %ecx, %xmm2, %xmm2
266 ; AVX512VL-32-NEXT:    vpinsrd $1, %eax, %xmm3, %xmm3
269 ; AVX512VL-32-NEXT:    vpinsrd $2, {{[0-9]+}}(%esp), %xmm3, %xmm3
270 ; AVX512VL-32-NEXT:    vpinsrd $3, %ebx, %xmm3, %xmm3
362 ; AVX512VL-32-NEXT:    vpinsrd $1, {{[0-9]+}}(%esp), %xmm0, %xmm0
363 ; AVX512VL-32-NEXT:    vpinsrd $2, {{[0-9]+}}(%esp), %xmm0, %xmm0
364 ; AVX512VL-32-NEXT:    vpinsrd $3, {{[0-9]+}}(%esp), %xmm0, %xmm0
366 ; AVX512VL-32-NEXT:    vpinsrd $1, {{[0-9]+}}(%esp), %xmm1, %xmm1
367 ; AVX512VL-32-NEXT:    vpinsrd $2, (%esp), %xmm1, %xmm1
368 ; AVX512VL-32-NEXT:    vpinsrd $3, {{[0-9]+}}(%esp), %xmm1, %xmm1
371 ; AVX512VL-32-NEXT:    vpinsrd $1, {{[0-9]+}}(%esp), %xmm1, %xmm1
372 ; AVX512VL-32-NEXT:    vpinsrd $2, {{[0-9]+}}(%esp), %xmm1, %xmm1
373 ; AVX512VL-32-NEXT:    vpinsrd $3, {{[0-9]+}}(%esp), %xmm1, %xmm1
375 ; AVX512VL-32-NEXT:    vpinsrd $1, {{[0-9]+}}(%esp), %xmm2, %xmm2
376 ; AVX512VL-32-NEXT:    vpinsrd $2, {{[0-9]+}}(%esp), %xmm2, %xmm2
377 ; AVX512VL-32-NEXT:    vpinsrd $3, {{[0-9]+}}(%esp), %xmm2, %xmm2
532 ; AVX512VL-32-NEXT:    vpinsrd $1, %esi, %xmm0, %xmm0
535 ; AVX512VL-32-NEXT:    vpinsrd $2, (%esp), %xmm0, %xmm0
536 ; AVX512VL-32-NEXT:    vpinsrd $3, %edi, %xmm0, %xmm0
540 ; AVX512VL-32-NEXT:    vpinsrd $1, %edx, %xmm1, %xmm1
544 ; AVX512VL-32-NEXT:    vpinsrd $2, {{[0-9]+}}(%esp), %xmm1, %xmm1
545 ; AVX512VL-32-NEXT:    vpinsrd $3, %edx, %xmm1, %xmm1
549 ; AVX512VL-32-NEXT:    vpinsrd $1, %ecx, %xmm2, %xmm2
553 ; AVX512VL-32-NEXT:    vpinsrd $2, {{[0-9]+}}(%esp), %xmm2, %xmm2
554 ; AVX512VL-32-NEXT:    vpinsrd $3, %ecx, %xmm2, %xmm2
558 ; AVX512VL-32-NEXT:    vpinsrd $1, %eax, %xmm3, %xmm3
561 ; AVX512VL-32-NEXT:    vpinsrd $2, {{[0-9]+}}(%esp), %xmm3, %xmm3
562 ; AVX512VL-32-NEXT:    vpinsrd $3, %ebx, %xmm3, %xmm3