Lines Matching refs:v2
9 v_fmac_f32 v5, v1, v2
11 v_fmac_f32 v255, v1, v2
13 v_fmac_f32 v5, v255, v2
15 v_fmac_f32 v5, s1, v2
17 v_fmac_f32 v5, s101, v2
19 v_fmac_f32 v5, flat_scratch_lo, v2
21 v_fmac_f32 v5, flat_scratch_hi, v2
23 v_fmac_f32 v5, vcc_lo, v2
25 v_fmac_f32 v5, vcc_hi, v2
27 v_fmac_f32 v5, m0, v2
29 v_fmac_f32 v5, exec_lo, v2
31 v_fmac_f32 v5, exec_hi, v2
33 v_fmac_f32 v5, 0, v2
35 v_fmac_f32 v5, -1, v2
37 v_fmac_f32 v5, 0.5, v2
39 v_fmac_f32 v5, -4.0, v2
41 v_fmac_f32 v5, 0xaf123456, v2
43 v_fmac_f32 v5, 0x3f717273, v2
48 v_fmac_f32_e64 v5, v1, v2
50 v_fmac_f32_e64 v255, v1, v2
52 v_fmac_f32_e64 v5, v255, v2
54 v_fmac_f32_e64 v5, s1, v2
56 v_fmac_f32_e64 v5, s101, v2
58 v_fmac_f32_e64 v5, flat_scratch_lo, v2
60 v_fmac_f32_e64 v5, flat_scratch_hi, v2
62 v_fmac_f32_e64 v5, vcc_lo, v2
64 v_fmac_f32_e64 v5, vcc_hi, v2
66 v_fmac_f32_e64 v5, m0, v2
68 v_fmac_f32_e64 v5, exec_lo, v2
70 v_fmac_f32_e64 v5, exec_hi, v2
72 v_fmac_f32_e64 v5, 0, v2
74 v_fmac_f32_e64 v5, -1, v2
76 v_fmac_f32_e64 v5, 0.5, v2
78 v_fmac_f32_e64 v5, -4.0, v2
108 v_fmac_f32_e64 v5, -v1, v2
110 v_fmac_f32_e64 v5, v1, -v2
112 v_fmac_f32_e64 v5, -v1, -v2
114 v_fmac_f32_e64 v5, |v1|, v2
116 v_fmac_f32_e64 v5, v1, |v2|
118 v_fmac_f32_e64 v5, |v1|, |v2|
120 v_fmac_f32_e64 v5, v1, v2 clamp
122 v_fmac_f32_e64 v5, v1, v2 mul:2
124 v_fmac_f32_e64 v5, v1, v2 mul:4
126 v_fmac_f32_e64 v5, v1, v2 div:2
129 v_fmac_f32_dpp v5, v1, v2 quad_perm:[0,1,2,3] row_mask:0x0 bank_mask:0x0
131 v_fmac_f32_dpp v255, v1, v2 quad_perm:[0,1,2,3] row_mask:0x0 bank_mask:0x0
133 v_fmac_f32_dpp v5, v255, v2 quad_perm:[0,1,2,3] row_mask:0x0 bank_mask:0x0
137 v_fmac_f32_dpp v5, v1, v2 quad_perm:[3,2,1,0] row_mask:0x0 bank_mask:0x0
139 v_fmac_f32_dpp v5, v1, v2 row_mirror row_mask:0x0 bank_mask:0x0
141 v_fmac_f32_dpp v5, v1, v2 row_half_mirror row_mask:0x0 bank_mask:0x0
143 v_fmac_f32_dpp v5, v1, v2 row_bcast:15 row_mask:0x0 bank_mask:0x0
145 v_fmac_f32_dpp v5, v1, v2 row_bcast:31 row_mask:0x0 bank_mask:0x0
147 v_fmac_f32_dpp v5, v1, v2 wave_shl:1 row_mask:0x0 bank_mask:0x0
149 v_fmac_f32_dpp v5, v1, v2 wave_rol:1 row_mask:0x0 bank_mask:0x0
151 v_fmac_f32_dpp v5, v1, v2 wave_shr:1 row_mask:0x0 bank_mask:0x0
153 v_fmac_f32_dpp v5, v1, v2 wave_ror:1 row_mask:0x0 bank_mask:0x0
155 v_fmac_f32_dpp v5, v1, v2 row_shl:1 row_mask:0x0 bank_mask:0x0
157 v_fmac_f32_dpp v5, v1, v2 row_shl:15 row_mask:0x0 bank_mask:0x0
159 v_fmac_f32_dpp v5, v1, v2 row_shr:1 row_mask:0x0 bank_mask:0x0
161 v_fmac_f32_dpp v5, v1, v2 row_shr:15 row_mask:0x0 bank_mask:0x0
163 v_fmac_f32_dpp v5, v1, v2 row_ror:1 row_mask:0x0 bank_mask:0x0
165 v_fmac_f32_dpp v5, v1, v2 row_ror:15 row_mask:0x0 bank_mask:0x0
167 v_fmac_f32_dpp v5, v1, v2 quad_perm:[0,1,2,3] row_mask:0x1 bank_mask:0x0
169 v_fmac_f32_dpp v5, v1, v2 quad_perm:[0,1,2,3] row_mask:0x3 bank_mask:0x0
171 v_fmac_f32_dpp v5, v1, v2 quad_perm:[0,1,2,3] row_mask:0xf bank_mask:0x0
173 v_fmac_f32_dpp v5, v1, v2 quad_perm:[0,1,2,3] bank_mask:0x0
175 v_fmac_f32_dpp v5, v1, v2 quad_perm:[0,1,2,3] row_mask:0x0 bank_mask:0x1
177 v_fmac_f32_dpp v5, v1, v2 quad_perm:[0,1,2,3] row_mask:0x0 bank_mask:0x3
179 v_fmac_f32_dpp v5, v1, v2 quad_perm:[0,1,2,3] row_mask:0x0 bank_mask:0xf
181 v_fmac_f32_dpp v5, v1, v2 quad_perm:[0,1,2,3] row_mask:0x0
183 v_fmac_f32_dpp v5, v1, v2 quad_perm:[0,1,2,3] row_mask:0x0 bank_mask:0x0 bound_ctrl:0
185 v_fmac_f32_dpp v5, -v1, v2 quad_perm:[0,1,2,3] row_mask:0x0 bank_mask:0x0
187 v_fmac_f32_dpp v5, |v1|, v2 quad_perm:[0,1,2,3] row_mask:0x0 bank_mask:0x0
189 v_fmac_f32_dpp v5, v1, -v2 quad_perm:[0,1,2,3] row_mask:0x0 bank_mask:0x0
191 v_fmac_f32_dpp v5, v1, |v2| quad_perm:[0,1,2,3] row_mask:0x0 bank_mask:0x0
194 v_xnor_b32 v5, v1, v2
196 v_xnor_b32 v255, v1, v2
198 v_xnor_b32 v5, v255, v2
200 v_xnor_b32 v5, s1, v2
202 v_xnor_b32 v5, s101, v2
204 v_xnor_b32 v5, flat_scratch_lo, v2
206 v_xnor_b32 v5, flat_scratch_hi, v2
208 v_xnor_b32 v5, vcc_lo, v2
210 v_xnor_b32 v5, vcc_hi, v2
212 v_xnor_b32 v5, m0, v2
214 v_xnor_b32 v5, exec_lo, v2
216 v_xnor_b32 v5, exec_hi, v2
218 v_xnor_b32 v5, 0, v2
220 v_xnor_b32 v5, -1, v2
222 v_xnor_b32 v5, 0.5, v2
224 v_xnor_b32 v5, -4.0, v2
226 v_xnor_b32 v5, 0xaf123456, v2
228 v_xnor_b32 v5, 0x3f717273, v2
233 v_xnor_b32_e64 v5, v1, v2
235 v_xnor_b32_e64 v255, v1, v2
237 v_xnor_b32_e64 v5, v255, v2
239 v_xnor_b32_e64 v5, s1, v2
241 v_xnor_b32_e64 v5, s101, v2
243 v_xnor_b32_e64 v5, flat_scratch_lo, v2
245 v_xnor_b32_e64 v5, flat_scratch_hi, v2
247 v_xnor_b32_e64 v5, vcc_lo, v2
249 v_xnor_b32_e64 v5, vcc_hi, v2
251 v_xnor_b32_e64 v5, m0, v2
253 v_xnor_b32_e64 v5, exec_lo, v2
255 v_xnor_b32_e64 v5, exec_hi, v2
257 v_xnor_b32_e64 v5, 0, v2
259 v_xnor_b32_e64 v5, -1, v2
261 v_xnor_b32_e64 v5, 0.5, v2
263 v_xnor_b32_e64 v5, -4.0, v2
294 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
296 v_xnor_b32_sdwa v255, v1, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
298 v_xnor_b32_sdwa v5, v255, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
300 v_xnor_b32_sdwa v5, s1, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
302 v_xnor_b32_sdwa v5, s101, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
304 v_xnor_b32_sdwa v5, flat_scratch_lo, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel…
306 v_xnor_b32_sdwa v5, flat_scratch_hi, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel…
308 v_xnor_b32_sdwa v5, vcc_lo, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
310 v_xnor_b32_sdwa v5, vcc_hi, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
312 v_xnor_b32_sdwa v5, m0, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
314 v_xnor_b32_sdwa v5, exec_lo, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
316 v_xnor_b32_sdwa v5, exec_hi, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
320 v_xnor_b32_sdwa v5, v1, v2 dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
322 v_xnor_b32_sdwa v5, v1, v2 dst_sel:BYTE_0 dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
324 v_xnor_b32_sdwa v5, v1, v2 dst_sel:BYTE_1 dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
326 v_xnor_b32_sdwa v5, v1, v2 dst_sel:BYTE_2 dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
328 v_xnor_b32_sdwa v5, v1, v2 dst_sel:BYTE_3 dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
330 v_xnor_b32_sdwa v5, v1, v2 dst_sel:WORD_0 dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
332 v_xnor_b32_sdwa v5, v1, v2 dst_sel:WORD_1 dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
334 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD dst_unused:UNUSED_SEXT src0_sel:DWORD src1_sel:DWORD
336 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD dst_unused:UNUSED_PRESERVE src0_sel:DWORD src1_sel:DWORD
338 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD src0_sel:DWORD src1_sel:DWORD
340 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src1_sel:DWORD
342 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:BYTE_0 src1_sel:DWORD
344 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:BYTE_1 src1_sel:DWORD
346 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:BYTE_2 src1_sel:DWORD
348 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:BYTE_3 src1_sel:DWORD
350 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:WORD_0 src1_sel:DWORD
352 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:WORD_1 src1_sel:DWORD
354 v_xnor_b32_sdwa v5, sext(v1), v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
356 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD
358 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:BYTE_0
360 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:BYTE_1
362 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:BYTE_2
364 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:BYTE_3
366 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:WORD_0
368 v_xnor_b32_sdwa v5, v1, v2 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:WORD_1
370 v_xnor_b32_sdwa v5, v1, sext(v2) dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
377 v_dot2_f32_f16 v0, v1, v2, v3
379 v_dot2_i32_i16 v0, v1, v2, v3
381 v_dot2_u32_u16 v0, v1, v2, v3
383 v_dot4_i32_i8 v0, v1, v2, v3
385 v_dot4_u32_u8 v0, v1, v2, v3
387 v_dot8_i32_i4 v0, v1, v2, v3
389 v_dot8_u32_u4 v0, v1, v2, v3
396 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[0,0]
398 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[0,1]
400 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[1,0]
402 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[1,1]
404 v_dot2_f32_f16 v0, v1, v2, v3 op_sel_hi:[0,0]
406 v_dot2_f32_f16 v0, v1, v2, v3 op_sel_hi:[0,1]
408 v_dot2_f32_f16 v0, v1, v2, v3 op_sel_hi:[1,0]
410 v_dot2_f32_f16 v0, v1, v2, v3 op_sel_hi:[1,1]
412 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[0,0]
414 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[0,1]
416 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[1,0]
418 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[1,1]
420 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[0,0]
422 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[0,1]
424 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[1,0]
426 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[1,1]
428 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[0,0]
430 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[0,1]
432 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[1,0]
434 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[1,1]
436 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[0,0]
438 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[0,1]
440 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[1,0]
442 v_dot2_f32_f16 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[1,1]
444 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[0,0]
446 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[0,1]
448 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[1,0]
450 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[1,1]
452 v_dot2_i32_i16 v0, v1, v2, v3 op_sel_hi:[0,0]
454 v_dot2_i32_i16 v0, v1, v2, v3 op_sel_hi:[0,1]
456 v_dot2_i32_i16 v0, v1, v2, v3 op_sel_hi:[1,0]
458 v_dot2_i32_i16 v0, v1, v2, v3 op_sel_hi:[1,1]
460 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[0,0]
462 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[0,1]
464 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[1,0]
466 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[1,1]
468 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[0,0]
470 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[0,1]
472 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[1,0]
474 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[1,1]
476 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[0,0]
478 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[0,1]
480 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[1,0]
482 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[1,1]
484 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[0,0]
486 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[0,1]
488 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[1,0]
490 v_dot2_i32_i16 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[1,1]
492 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[0,0]
494 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[0,1]
496 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[1,0]
498 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[1,1]
500 v_dot2_u32_u16 v0, v1, v2, v3 op_sel_hi:[0,0]
502 v_dot2_u32_u16 v0, v1, v2, v3 op_sel_hi:[0,1]
504 v_dot2_u32_u16 v0, v1, v2, v3 op_sel_hi:[1,0]
506 v_dot2_u32_u16 v0, v1, v2, v3 op_sel_hi:[1,1]
508 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[0,0]
510 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[0,1]
512 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[1,0]
514 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[1,1]
516 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[0,0]
518 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[0,1]
520 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[1,0]
522 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[1,1]
524 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[0,0]
526 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[0,1]
528 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[1,0]
530 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[1,1]
532 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[0,0]
534 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[0,1]
536 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[1,0]
538 v_dot2_u32_u16 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[1,1]
540 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[0,0]
542 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[0,1]
544 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[1,0]
546 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[1,1]
548 v_dot4_i32_i8 v0, v1, v2, v3 op_sel_hi:[0,0]
550 v_dot4_i32_i8 v0, v1, v2, v3 op_sel_hi:[0,1]
552 v_dot4_i32_i8 v0, v1, v2, v3 op_sel_hi:[1,0]
554 v_dot4_i32_i8 v0, v1, v2, v3 op_sel_hi:[1,1]
556 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[0,0]
558 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[0,1]
560 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[1,0]
562 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[1,1]
564 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[0,0]
566 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[0,1]
568 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[1,0]
570 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[1,1]
572 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[0,0]
574 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[0,1]
576 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[1,0]
578 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[1,1]
580 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[0,0]
582 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[0,1]
584 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[1,0]
586 v_dot4_i32_i8 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[1,1]
588 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[0,0]
590 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[0,1]
592 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[1,0]
594 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[1,1]
596 v_dot4_u32_u8 v0, v1, v2, v3 op_sel_hi:[0,0]
598 v_dot4_u32_u8 v0, v1, v2, v3 op_sel_hi:[0,1]
600 v_dot4_u32_u8 v0, v1, v2, v3 op_sel_hi:[1,0]
602 v_dot4_u32_u8 v0, v1, v2, v3 op_sel_hi:[1,1]
604 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[0,0]
606 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[0,1]
608 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[1,0]
610 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[1,1]
612 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[0,0]
614 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[0,1]
616 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[1,0]
618 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[1,1]
620 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[0,0]
622 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[0,1]
624 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[1,0]
626 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[1,1]
628 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[0,0]
630 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[0,1]
632 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[1,0]
634 v_dot4_u32_u8 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[1,1]
636 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[0,0]
638 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[0,1]
640 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[1,0]
642 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[1,1]
644 v_dot8_i32_i4 v0, v1, v2, v3 op_sel_hi:[0,0]
646 v_dot8_i32_i4 v0, v1, v2, v3 op_sel_hi:[0,1]
648 v_dot8_i32_i4 v0, v1, v2, v3 op_sel_hi:[1,0]
650 v_dot8_i32_i4 v0, v1, v2, v3 op_sel_hi:[1,1]
652 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[0,0]
654 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[0,1]
656 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[1,0]
658 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[1,1]
660 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[0,0]
662 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[0,1]
664 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[1,0]
666 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[1,1]
668 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[0,0]
670 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[0,1]
672 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[1,0]
674 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[1,1]
676 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[0,0]
678 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[0,1]
680 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[1,0]
682 v_dot8_i32_i4 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[1,1]
684 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[0,0]
686 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[0,1]
688 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[1,0]
690 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[1,1]
692 v_dot8_u32_u4 v0, v1, v2, v3 op_sel_hi:[0,0]
694 v_dot8_u32_u4 v0, v1, v2, v3 op_sel_hi:[0,1]
696 v_dot8_u32_u4 v0, v1, v2, v3 op_sel_hi:[1,0]
698 v_dot8_u32_u4 v0, v1, v2, v3 op_sel_hi:[1,1]
700 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[0,0]
702 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[0,1]
704 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[1,0]
706 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[0,0] op_sel_hi:[1,1]
708 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[0,0]
710 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[0,1]
712 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[1,0]
714 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[0,1] op_sel_hi:[1,1]
716 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[0,0]
718 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[0,1]
720 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[1,0]
722 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[1,0] op_sel_hi:[1,1]
724 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[0,0]
726 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[0,1]
728 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[1,0]
730 v_dot8_u32_u4 v0, v1, v2, v3 op_sel:[1,1] op_sel_hi:[1,1]
737 v_dot2_f32_f16 v0, v1, v2, v3 clamp
739 v_dot2_i32_i16 v0, v1, v2, v3 clamp
741 v_dot2_u32_u16 v0, v1, v2, v3 clamp
743 v_dot4_i32_i8 v0, v1, v2, v3 clamp
745 v_dot4_u32_u8 v0, v1, v2, v3 clamp
747 v_dot8_i32_i4 v0, v1, v2, v3 clamp
749 v_dot8_u32_u4 v0, v1, v2, v3 clamp
756 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,0,0]
758 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,0,0]
760 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,1,0]
762 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,0,1]
764 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,1,0]
766 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,0,1]
768 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,1,1]
770 v_dot2_f32_f16 v0, v1, v2, v3 neg_hi:[0,0,0]
772 v_dot2_f32_f16 v0, v1, v2, v3 neg_hi:[1,0,0]
774 v_dot2_f32_f16 v0, v1, v2, v3 neg_hi:[0,1,0]
776 v_dot2_f32_f16 v0, v1, v2, v3 neg_hi:[0,0,1]
778 v_dot2_f32_f16 v0, v1, v2, v3 neg_hi:[1,1,0]
780 v_dot2_f32_f16 v0, v1, v2, v3 neg_hi:[1,0,1]
782 v_dot2_f32_f16 v0, v1, v2, v3 neg_hi:[1,1,1]
784 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,0,0] neg_hi:[0,0,0]
786 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,0,0] neg_hi:[0,0,0]
788 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,1,0] neg_hi:[0,0,0]
790 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,0,1] neg_hi:[0,0,0]
792 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,1,0] neg_hi:[0,0,0]
794 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,0,1] neg_hi:[0,0,0]
796 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,1,1] neg_hi:[0,0,0]
798 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,0,0] neg_hi:[1,0,0]
800 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,0,0] neg_hi:[1,0,0]
802 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,1,0] neg_hi:[1,0,0]
804 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,0,1] neg_hi:[1,0,0]
806 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,1,0] neg_hi:[1,0,0]
808 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,0,1] neg_hi:[1,0,0]
810 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,1,1] neg_hi:[1,0,0]
812 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,0,0] neg_hi:[0,1,0]
814 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,0,0] neg_hi:[0,1,0]
816 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,1,0] neg_hi:[0,1,0]
818 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,0,1] neg_hi:[0,1,0]
820 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,1,0] neg_hi:[0,1,0]
822 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,0,1] neg_hi:[0,1,0]
824 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,1,1] neg_hi:[0,1,0]
826 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,0,0] neg_hi:[0,0,1]
828 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,0,0] neg_hi:[0,0,1]
830 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,1,0] neg_hi:[0,0,1]
832 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,0,1] neg_hi:[0,0,1]
834 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,1,0] neg_hi:[0,0,1]
836 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,0,1] neg_hi:[0,0,1]
838 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,1,1] neg_hi:[0,0,1]
840 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,0,0] neg_hi:[1,1,0]
842 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,0,0] neg_hi:[1,1,0]
844 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,1,0] neg_hi:[1,1,0]
846 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,0,1] neg_hi:[1,1,0]
848 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,1,0] neg_hi:[1,1,0]
850 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,0,1] neg_hi:[1,1,0]
852 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,1,1] neg_hi:[1,1,0]
854 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,0,0] neg_hi:[1,0,1]
856 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,0,0] neg_hi:[1,0,1]
858 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,1,0] neg_hi:[1,0,1]
860 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,0,1] neg_hi:[1,0,1]
862 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,1,0] neg_hi:[1,0,1]
864 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,0,1] neg_hi:[1,0,1]
866 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,1,1] neg_hi:[1,0,1]
868 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,0,0] neg_hi:[1,1,1]
870 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,0,0] neg_hi:[1,1,1]
872 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,1,0] neg_hi:[1,1,1]
874 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[0,0,1] neg_hi:[1,1,1]
876 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,1,0] neg_hi:[1,1,1]
878 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,0,1] neg_hi:[1,1,1]
880 v_dot2_f32_f16 v0, v1, v2, v3 neg_lo:[1,1,1] neg_hi:[1,1,1]