Lines Matching refs:v8i32

133   // CHECK: call <8 x i32> @llvm.bitreverse.v8i32
142   // CHECK: call <8 x i32> @llvm.ctpop.v8i32
169   // CHECK: call <8 x i32> @llvm.smax.v8i32
178   // CHECK: call <8 x i32> @llvm.smin.v8i32
185   // CHECK: call i32 @llvm.vector.reduce.add.v8i32
187   // CHECK: call i32 @llvm.vector.reduce.and.v8i32
193   // CHECK: call i32 @llvm.vector.reduce.mul.v8i32
195   // CHECK: call i32 @llvm.vector.reduce.or.v8i32
197   // CHECK: call i32 @llvm.vector.reduce.smax.v8i32
199   // CHECK: call i32 @llvm.vector.reduce.smin.v8i32
201   // CHECK: call i32 @llvm.vector.reduce.umax.v8i32
203   // CHECK: call i32 @llvm.vector.reduce.umin.v8i32
213   // CHECK: call i32 @llvm.vector.reduce.xor.v8i32
300   // CHECK: call { <8 x i32>, <8 x i1> } @llvm.sadd.with.overflow.v8i32
309   // CHECK: call { <8 x i32>, <8 x i1> } @llvm.uadd.with.overflow.v8i32
318   // CHECK: call { <8 x i32>, <8 x i1> } @llvm.ssub.with.overflow.v8i32
327   // CHECK: call { <8 x i32>, <8 x i1> } @llvm.usub.with.overflow.v8i32
336   // CHECK: call { <8 x i32>, <8 x i1> } @llvm.smul.with.overflow.v8i32
345   // CHECK: call { <8 x i32>, <8 x i1> } @llvm.umul.with.overflow.v8i32
387 // CHECK-DAG: declare { <8 x i32>, <8 x i1> } @llvm.sadd.with.overflow.v8i32(<8 x i32>, <8 x i32>) …
389 // CHECK-DAG: declare { <8 x i32>, <8 x i1> } @llvm.uadd.with.overflow.v8i32(<8 x i32>, <8 x i32>) …
391 // CHECK-DAG: declare { <8 x i32>, <8 x i1> } @llvm.ssub.with.overflow.v8i32(<8 x i32>, <8 x i32>) …
393 // CHECK-DAG: declare { <8 x i32>, <8 x i1> } @llvm.usub.with.overflow.v8i32(<8 x i32>, <8 x i32>) …
395 // CHECK-DAG: declare { <8 x i32>, <8 x i1> } @llvm.umul.with.overflow.v8i32(<8 x i32>, <8 x i32>) …