Lines Matching refs:MSZ
4044 #define VIXL_DEFINE_LD1(MSZ, LANE_SIZE) \ argument
4045 void Assembler::ld1##MSZ(const ZRegister& zt, \
4051 #define VIXL_DEFINE_LD2(MSZ, LANE_SIZE) \ argument
4052 void Assembler::ld2##MSZ(const ZRegister& zt1, \
4063 #define VIXL_DEFINE_LD3(MSZ, LANE_SIZE) \ argument
4064 void Assembler::ld3##MSZ(const ZRegister& zt1, \
4076 #define VIXL_DEFINE_LD4(MSZ, LANE_SIZE) \ argument
4077 void Assembler::ld4##MSZ(const ZRegister& zt1, \
4096 #define VIXL_DEFINE_LD1S(MSZ, LANE_SIZE) \ in VIXL_SVE_LOAD_STORE_VARIANT_LIST() argument
4097 void Assembler::ld1s##MSZ(const ZRegister& zt, \ in VIXL_SVE_LOAD_STORE_VARIANT_LIST()
4798 #define VIXL_DEFINE_LDFF1(MSZ, LANE_SIZE) \ argument
4799 void Assembler::ldff1##MSZ(const ZRegister& zt, \
4807 #define VIXL_DEFINE_LDFF1S(MSZ, LANE_SIZE) \ argument
4808 void Assembler::ldff1s##MSZ(const ZRegister& zt, \
5102 #define VIXL_DEFINE_ST1(MSZ, LANE_SIZE) \ argument
5103 void Assembler::st1##MSZ(const ZRegister& zt, \
5109 #define VIXL_DEFINE_ST2(MSZ, LANE_SIZE) \ argument
5110 void Assembler::st2##MSZ(const ZRegister& zt1, \
5121 #define VIXL_DEFINE_ST3(MSZ, LANE_SIZE) \ argument
5122 void Assembler::st3##MSZ(const ZRegister& zt1, \
5134 #define VIXL_DEFINE_ST4(MSZ, LANE_SIZE) \ argument
5135 void Assembler::st4##MSZ(const ZRegister& zt1, \