Home
last modified time | relevance | path

Searched refs:F32 (Results 1 – 25 of 631) sorted by relevance

12345678910>>...26

/external/XNNPACK/src/f32-gemm/
D4x4-minmax-aarch32-vfp-ld64.S99 VMLA.F32 s16, s12, s0
100 VMLA.F32 s17, s13, s0
101 VMLA.F32 s20, s12, s2
102 VMLA.F32 s21, s13, s2
103 VMLA.F32 s24, s12, s4
104 VMLA.F32 s25, s13, s4
105 VMLA.F32 s28, s12, s6
106 VMLA.F32 s29, s13, s6
108 VMLA.F32 s18, s14, s0
109 VMLA.F32 s19, s15, s0
[all …]
D4x8-minmax-aarch32-neon-cortex-a55.S118 VMLA.F32 q8, q4, d0[0]
120 VMLA.F32 q10, q4, d1[0]
122 VMLA.F32 q12, q4, d2[0]
125 VMLA.F32 q14, q4, d3[0]
127 VMLA.F32 q9, q5, d0[0]
129 VMLA.F32 q11, q5, d1[0]
132 VMLA.F32 q13, q5, d2[0]
134 VMLA.F32 q15, q5, d3[0]
136 VMLA.F32 q8, q6, d0[1]
139 VMLA.F32 q10, q6, d1[1]
[all …]
D4x8-minmax-aarch32-neon-cortex-a53.S125 VMLA.F32 q8, q4, d0[0]
127 VMLA.F32 q10, q4, d1[0]
129 VMLA.F32 q12, q4, d2[0]
135 VMLA.F32 q14, q4, d3[0]
137 VMLA.F32 q9, q5, d0[0]
139 VMLA.F32 q11, q5, d1[0]
145 VMLA.F32 q13, q5, d2[0]
147 VMLA.F32 q15, q5, d3[0]
149 VMLA.F32 q8, q6, d0[1]
155 VMLA.F32 q10, q6, d1[1]
[all …]
D4x4-aarch32-vfp-ld64.S93 VMLA.F32 s16, s8, s0
94 VMLA.F32 s17, s9, s0
95 VMLA.F32 s20, s8, s2
96 VMLA.F32 s21, s9, s2
97 VMLA.F32 s24, s8, s4
98 VMLA.F32 s25, s9, s4
99 VMLA.F32 s28, s8, s6
100 VMLA.F32 s29, s9, s6
104 VMLA.F32 s18, s10, s0
105 VMLA.F32 s19, s11, s0
[all …]
D4x8-aarch32-neon-cortex-a75.S.in120 VMLA.F32 q8, q4, d0[0]
122 VMLA.F32 q10, q4, d1[0]
123 VMLA.F32 q12, q4, d2[0]
125 VMLA.F32 q14, q4, d3[0]
126 VMLA.F32 q9, q5, d0[0]
128 VMLA.F32 q11, q5, d1[0]
129 VMLA.F32 q13, q5, d2[0]
130 VMLA.F32 q15, q5, d3[0]
132 VMLA.F32 q8, q6, d0[1]
133 VMLA.F32 q10, q6, d1[1]
[all …]
D4x8-minmax-aarch32-neon-ld64.S.in118 VMLA.F32 q8, q4, d0[0]
119 VMLA.F32 q9, q5, d0[0]
122 VMLA.F32 q10, q4, d1[0]
123 VMLA.F32 q13, q5, d2[0]
126 VMLA.F32 q11, q5, d1[0]
127 VMLA.F32 q12, q4, d2[0]
130 VMLA.F32 q14, q4, d3[0]
131 VMLA.F32 q15, q5, d3[0]
134 VMLA.F32 q8, q6, d0[1]
135 VMLA.F32 q9, q7, d0[1]
[all …]
/external/vixl/test/aarch32/
Dtest-assembler-cond-dt-drt-drd-drn-drm-float-f32-only-a32.cc106 {{{F32, d1, d2, d30}, false, al, "F32 d1 d2 d30", "F32_d1_d2_d30"},
107 {{F32, d12, d5, d13}, false, al, "F32 d12 d5 d13", "F32_d12_d5_d13"},
108 {{F32, d3, d16, d2}, false, al, "F32 d3 d16 d2", "F32_d3_d16_d2"},
109 {{F32, d21, d26, d7}, false, al, "F32 d21 d26 d7", "F32_d21_d26_d7"},
110 {{F32, d30, d1, d16}, false, al, "F32 d30 d1 d16", "F32_d30_d1_d16"},
111 {{F32, d17, d8, d6}, false, al, "F32 d17 d8 d6", "F32_d17_d8_d6"},
112 {{F32, d26, d1, d7}, false, al, "F32 d26 d1 d7", "F32_d26_d1_d7"},
113 {{F32, d17, d6, d28}, false, al, "F32 d17 d6 d28", "F32_d17_d6_d28"},
114 {{F32, d30, d6, d27}, false, al, "F32 d30 d6 d27", "F32_d30_d6_d27"},
115 {{F32, d6, d13, d11}, false, al, "F32 d6 d13 d11", "F32_d6_d13_d11"},
[all …]
Dtest-assembler-cond-dt-drt-drd-drn-drm-float-f32-only-t32.cc106 {{{F32, d1, d2, d30}, false, al, "F32 d1 d2 d30", "F32_d1_d2_d30"},
107 {{F32, d12, d5, d13}, false, al, "F32 d12 d5 d13", "F32_d12_d5_d13"},
108 {{F32, d3, d16, d2}, false, al, "F32 d3 d16 d2", "F32_d3_d16_d2"},
109 {{F32, d21, d26, d7}, false, al, "F32 d21 d26 d7", "F32_d21_d26_d7"},
110 {{F32, d30, d1, d16}, false, al, "F32 d30 d1 d16", "F32_d30_d1_d16"},
111 {{F32, d17, d8, d6}, false, al, "F32 d17 d8 d6", "F32_d17_d8_d6"},
112 {{F32, d26, d1, d7}, false, al, "F32 d26 d1 d7", "F32_d26_d1_d7"},
113 {{F32, d17, d6, d28}, false, al, "F32 d17 d6 d28", "F32_d17_d6_d28"},
114 {{F32, d30, d6, d27}, false, al, "F32 d30 d6 d27", "F32_d30_d6_d27"},
115 {{F32, d6, d13, d11}, false, al, "F32 d6 d13 d11", "F32_d6_d13_d11"},
[all …]
Dtest-assembler-cond-dt-drt-drd-drn-drm-float-not-f16-a32.cc100 {{F32, d5, d16, d12}, false, al, "F32 d5 d16 d12", "F32_d5_d16_d12"},
103 {{F32, d22, d28, d12}, false, al, "F32 d22 d28 d12", "F32_d22_d28_d12"},
104 {{F32, d15, d1, d6}, false, al, "F32 d15 d1 d6", "F32_d15_d1_d6"},
105 {{F32, d18, d17, d23}, false, al, "F32 d18 d17 d23", "F32_d18_d17_d23"},
112 {{F32, d4, d26, d15}, false, al, "F32 d4 d26 d15", "F32_d4_d26_d15"},
116 {{F32, d22, d22, d3}, false, al, "F32 d22 d22 d3", "F32_d22_d22_d3"},
117 {{F32, d29, d19, d6}, false, al, "F32 d29 d19 d6", "F32_d29_d19_d6"},
119 {{F32, d12, d18, d29}, false, al, "F32 d12 d18 d29", "F32_d12_d18_d29"},
129 {{F32, d1, d15, d25}, false, al, "F32 d1 d15 d25", "F32_d1_d15_d25"},
132 {{F32, d3, d16, d8}, false, al, "F32 d3 d16 d8", "F32_d3_d16_d8"},
[all …]
Dtest-assembler-cond-dt-drt-drd-drn-drm-float-not-f16-t32.cc100 {{F32, d5, d16, d12}, false, al, "F32 d5 d16 d12", "F32_d5_d16_d12"},
103 {{F32, d22, d28, d12}, false, al, "F32 d22 d28 d12", "F32_d22_d28_d12"},
104 {{F32, d15, d1, d6}, false, al, "F32 d15 d1 d6", "F32_d15_d1_d6"},
105 {{F32, d18, d17, d23}, false, al, "F32 d18 d17 d23", "F32_d18_d17_d23"},
112 {{F32, d4, d26, d15}, false, al, "F32 d4 d26 d15", "F32_d4_d26_d15"},
116 {{F32, d22, d22, d3}, false, al, "F32 d22 d22 d3", "F32_d22_d22_d3"},
117 {{F32, d29, d19, d6}, false, al, "F32 d29 d19 d6", "F32_d29_d19_d6"},
119 {{F32, d12, d18, d29}, false, al, "F32 d12 d18 d29", "F32_d12_d18_d29"},
129 {{F32, d1, d15, d25}, false, al, "F32 d1 d15 d25", "F32_d1_d15_d25"},
132 {{F32, d3, d16, d8}, false, al, "F32 d3 d16 d8", "F32_d3_d16_d8"},
[all …]
/external/XNNPACK/src/f32-gemm/gen/
D4x8-minmax-aarch32-neon-cortex-a75.S108 VMLA.F32 q8, q4, d0[0]
110 VMLA.F32 q10, q4, d1[0]
111 VMLA.F32 q12, q4, d2[0]
113 VMLA.F32 q14, q4, d3[0]
114 VMLA.F32 q9, q5, d0[0]
116 VMLA.F32 q11, q5, d1[0]
117 VMLA.F32 q13, q5, d2[0]
118 VMLA.F32 q15, q5, d3[0]
120 VMLA.F32 q8, q6, d0[1]
121 VMLA.F32 q10, q6, d1[1]
[all …]
D4x8-minmax-aarch32-neon-pld-cortex-a75.S123 VMLA.F32 q8, q4, d0[0]
125 VMLA.F32 q10, q4, d1[0]
126 VMLA.F32 q12, q4, d2[0]
128 VMLA.F32 q14, q4, d3[0]
129 VMLA.F32 q9, q5, d0[0]
131 VMLA.F32 q11, q5, d1[0]
132 VMLA.F32 q13, q5, d2[0]
133 VMLA.F32 q15, q5, d3[0]
135 VMLA.F32 q8, q6, d0[1]
136 VMLA.F32 q10, q6, d1[1]
[all …]
D4x8-minmax-aarch32-neon-ld64.S105 VMLA.F32 q8, q4, d0[0]
106 VMLA.F32 q9, q5, d0[0]
107 VMLA.F32 q10, q4, d1[0]
108 VMLA.F32 q13, q5, d2[0]
109 VMLA.F32 q11, q5, d1[0]
110 VMLA.F32 q12, q4, d2[0]
111 VMLA.F32 q14, q4, d3[0]
112 VMLA.F32 q15, q5, d3[0]
113 VMLA.F32 q8, q6, d0[1]
114 VMLA.F32 q9, q7, d0[1]
[all …]
D4x8-minmax-aarch32-neon-cortex-a7.S120 VMLA.F32 q8, q4, d0[0]
121 VMLA.F32 q9, q5, d0[0]
122 VMLA.F32 q10, q4, d1[0]
123 VMLA.F32 q13, q5, d2[0]
124 VMLA.F32 q11, q5, d1[0]
125 VMLA.F32 q12, q4, d2[0]
126 VMLA.F32 q14, q4, d3[0]
127 VMLA.F32 q15, q5, d3[0]
128 VMLA.F32 q8, q6, d0[1]
129 VMLA.F32 q9, q7, d0[1]
[all …]
/external/XNNPACK/src/f32-igemm/gen/
D4x8-minmax-aarch32-neon-cortex-a75.S129 VMLA.F32 q8, q4, d0[0]
131 VMLA.F32 q10, q4, d1[0]
132 VMLA.F32 q12, q4, d2[0]
134 VMLA.F32 q14, q4, d3[0]
135 VMLA.F32 q9, q5, d0[0]
137 VMLA.F32 q11, q5, d1[0]
138 VMLA.F32 q13, q5, d2[0]
139 VMLA.F32 q15, q5, d3[0]
141 VMLA.F32 q8, q6, d0[1]
142 VMLA.F32 q10, q6, d1[1]
[all …]
D4x8-minmax-aarch32-neon-pld-cortex-a75.S144 VMLA.F32 q8, q4, d0[0]
146 VMLA.F32 q10, q4, d1[0]
147 VMLA.F32 q12, q4, d2[0]
149 VMLA.F32 q14, q4, d3[0]
150 VMLA.F32 q9, q5, d0[0]
152 VMLA.F32 q11, q5, d1[0]
153 VMLA.F32 q13, q5, d2[0]
154 VMLA.F32 q15, q5, d3[0]
156 VMLA.F32 q8, q6, d0[1]
157 VMLA.F32 q10, q6, d1[1]
[all …]
D4x8-minmax-aarch32-neon-ld64.S127 VMLA.F32 q8, q4, d0[0]
128 VMLA.F32 q9, q5, d0[0]
129 VMLA.F32 q10, q4, d1[0]
130 VMLA.F32 q11, q5, d1[0]
131 VMLA.F32 q12, q4, d2[0]
132 VMLA.F32 q13, q5, d2[0]
133 VMLA.F32 q14, q4, d3[0]
134 VMLA.F32 q15, q5, d3[0]
135 VMLA.F32 q8, q6, d0[1]
136 VMLA.F32 q9, q7, d0[1]
[all …]
D4x8-minmax-aarch32-neon-cortex-a7.S143 VMLA.F32 q8, q4, d0[0]
144 VMLA.F32 q9, q5, d0[0]
145 VMLA.F32 q10, q4, d1[0]
146 VMLA.F32 q11, q5, d1[0]
147 VMLA.F32 q12, q4, d2[0]
148 VMLA.F32 q13, q5, d2[0]
149 VMLA.F32 q14, q4, d3[0]
150 VMLA.F32 q15, q5, d3[0]
151 VMLA.F32 q8, q6, d0[1]
152 VMLA.F32 q9, q7, d0[1]
[all …]
/external/XNNPACK/src/f32-igemm/
D4x8-minmax-aarch32-neon-cortex-a55.S141 VMLA.F32 q8, q4, d0[0]
143 VMLA.F32 q10, q4, d1[0]
145 VMLA.F32 q12, q4, d2[0]
148 VMLA.F32 q14, q4, d3[0]
150 VMLA.F32 q9, q5, d0[0]
152 VMLA.F32 q11, q5, d1[0]
155 VMLA.F32 q13, q5, d2[0]
157 VMLA.F32 q15, q5, d3[0]
159 VMLA.F32 q8, q6, d0[1]
162 VMLA.F32 q10, q6, d1[1]
[all …]
D4x8-minmax-aarch32-neon-cortex-a53.S148 VMLA.F32 q8, q4, d0[0]
150 VMLA.F32 q10, q4, d1[0]
152 VMLA.F32 q12, q4, d2[0]
158 VMLA.F32 q14, q4, d3[0]
160 VMLA.F32 q9, q5, d0[0]
162 VMLA.F32 q11, q5, d1[0]
168 VMLA.F32 q13, q5, d2[0]
170 VMLA.F32 q15, q5, d3[0]
172 VMLA.F32 q8, q6, d0[1]
178 VMLA.F32 q10, q6, d1[1]
[all …]
D4x8-aarch32-neon-cortex-a75.S.in142 VMLA.F32 q8, q4, d0[0]
144 VMLA.F32 q10, q4, d1[0]
145 VMLA.F32 q12, q4, d2[0]
147 VMLA.F32 q14, q4, d3[0]
148 VMLA.F32 q9, q5, d0[0]
150 VMLA.F32 q11, q5, d1[0]
151 VMLA.F32 q13, q5, d2[0]
152 VMLA.F32 q15, q5, d3[0]
154 VMLA.F32 q8, q6, d0[1]
155 VMLA.F32 q10, q6, d1[1]
[all …]
/external/skia/src/core/
DSkVM.h489 struct F32 { struct
497 F32 r,g,b,a; argument
503 F32 h,s,l,a;
509 F32 x,y;
607 void assert_true(I32 cond, F32 debug) { assert_true(cond, pun_to_I32(debug)); } in assert_true()
614 void storeF (Ptr ptr, F32 val) { store32(ptr, pun_to_I32(val)); } in storeF()
625 F32 loadF (Ptr ptr) { return pun_to_F32(load32(ptr)); } in loadF()
631 F32 uniformF (Ptr ptr, int offset) { return pun_to_F32(uniform32(ptr,offset)); } in uniformF()
640 F32 gatherF (Ptr ptr, int offset, I32 index) { in gatherF()
646 F32 uniformF (Uniform u) { return this->uniformF (u.ptr, u.offset); } in uniformF()
[all …]
/external/llvm/lib/Target/Hexagon/
DHexagonInstrInfoV5.td77 [(set F32:$dst,
90 [(set F32:$dst, fpimm:$src1)]>,
104 [(set F32:$dst, fpimm:$src1)]>,
145 defm: Storex_pat<store, F32, s30_2ImmPred, S2_storeri_io>;
147 def: Storex_simple_pat<store, F32, S2_storeri_io>;
179 def: Pat<(f32 (fadd F32:$src1, F32:$src2)),
180 (F2_sfadd F32:$src1, F32:$src2)>;
182 def: Pat<(f32 (fsub F32:$src1, F32:$src2)),
183 (F2_sfsub F32:$src1, F32:$src2)>;
185 def: Pat<(f32 (fmul F32:$src1, F32:$src2)),
[all …]
/external/tensorflow/tensorflow/compiler/xla/
Dshape_util_test.cc47 Shape matrix = ShapeUtil::MakeShape(F32, {2, 3}); in TEST()
53 auto shape = ShapeUtil::MakeShape(F32, {1, 2, 3, 4}); in TEST()
58 Shape matrix = ShapeUtil::MakeShape(F32, {2, 3}); in TEST()
63 Shape shape = ShapeUtil::MakeShape(F32, {3}); in TEST()
68 Shape shape = ShapeUtil::MakeShape(F32, {3, 2}); in TEST()
74 Shape shape = ShapeUtil::MakeShape(F32, {3, 2, 7}); in TEST()
81 Shape shape = ShapeUtil::MakeShape(F32, {3, 2, 7, 8}); in TEST()
89 Shape shape1 = ShapeUtil::MakeShape(F32, {3, 2}); in TEST()
90 Shape shape2 = ShapeUtil::MakeShape(F32, {3, 2}); in TEST()
98 ShapeUtil::MakeShape(F32, {}))); in TEST()
[all …]
Dlayout_util_test.cc40 ShapeUtil::MakeTupleShape({MakeShapeWithLayout(F32, {2, 3}, {0, 1})}); in TEST_F()
42 ShapeUtil::MakeTupleShape({MakeShapeWithLayout(F32, {2, 2}, {0, 1})}); in TEST_F()
65 Shape src = MakeShapeWithLayout(F32, {2, 3}, {0, 1}); in TEST_F()
66 Shape dst = MakeShapeWithLayout(F32, {2, 3}, {1, 0}); in TEST_F()
89 {MakeShapeWithLayout(F32, {2, 3}, {0, 1}), in TEST_F()
90 MakeShapeWithLayout(F32, {42, 123}, {1, 0}), in TEST_F()
92 {MakeShapeWithLayout(F32, {}, {}), in TEST_F()
93 MakeShapeWithLayout(F32, {1, 2, 3}, {0, 2, 1})})}); in TEST_F()
95 {MakeShapeWithLayout(F32, {2, 3}, {1, 0}), in TEST_F()
96 MakeShapeWithLayout(F32, {42, 123}, {1, 0}), in TEST_F()
[all …]

12345678910>>...26