Home
last modified time | relevance | path

Searched refs:PCIE_LCPLL_BASE (Results 1 – 1 of 1) sorted by relevance

/external/arm-trusted-firmware/plat/brcm/board/stingray/src/
Dsr_paxb_phy.c96 #define PCIE_LCPLL_BASE 0x40000000 macro
384 reg = (uintptr_t)(PCIE_LCPLL_BASE + in pcie_lcpll_init()
404 reg = (uintptr_t)(PCIE_LCPLL_BASE + PCIE_LCPLL_CTRL13_OFFSET); in pcie_lcpll_init()
409 reg = (uintptr_t)(PCIE_LCPLL_BASE + PCIE_LCPLL_CTRL3_OFFSET); in pcie_lcpll_init()
419 reg = (uintptr_t)(PCIE_LCPLL_BASE + PCIE_LCPLL_CTRL0_OFFSET); in pcie_lcpll_init()
423 reg = (uintptr_t)(PCIE_LCPLL_BASE + PCIE_LCPLL_STATUS_OFFSET); in pcie_lcpll_init()
428 reg = (uintptr_t)(PCIE_LCPLL_BASE + in pcie_lcpll_init()
495 mmio_clrsetbits_32((PCIE_LCPLL_BASE + PCIE_LCPLL_CTRL3_OFFSET), in pcie_ext_clk_init()
498 mmio_write_32(PCIE_LCPLL_BASE + PCIE_TX_CLKMASTER_CTRL_OVERRIDE_CFG, 1); in pcie_ext_clk_init()