Searched refs:Ty_Reg (Results 1 – 4 of 4) sorted by relevance
| /external/swiftshader/third_party/llvm-10.0/llvm/include/llvm/CodeGen/GlobalISel/ |
| D | MachineIRBuilder.h | 67 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
68 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
69 DstOp(Register R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
70 DstOp(const MachineOperand &Op) : Reg(Op.getReg()), Ty(DstType::Ty_Reg) {} in DstOp()
76 case DstType::Ty_Reg: in addDefToMIB()
94 case DstType::Ty_Reg: in getLLTTy()
101 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
129 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate, Ty_Imm }; enumerator
130 SrcOp(Register R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
131 SrcOp(const MachineOperand &Op) : Reg(Op.getReg()), Ty(SrcType::Ty_Reg) {} in SrcOp()
[all …]
|
| /external/llvm-project/llvm/include/llvm/CodeGen/GlobalISel/ |
| D | MachineIRBuilder.h | 66 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
67 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
68 DstOp(Register R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
69 DstOp(const MachineOperand &Op) : Reg(Op.getReg()), Ty(DstType::Ty_Reg) {} in DstOp()
75 case DstType::Ty_Reg: in addDefToMIB()
93 case DstType::Ty_Reg: in getLLTTy()
100 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
128 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate, Ty_Imm }; enumerator
129 SrcOp(Register R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
130 SrcOp(const MachineOperand &Op) : Reg(Op.getReg()), Ty(SrcType::Ty_Reg) {} in SrcOp()
[all …]
|
| /external/llvm-project/llvm/lib/CodeGen/GlobalISel/ |
| D | CSEMIRBuilder.cpp | 71 case DstOp::DstType::Ty_Reg: { in profileDstOp()
146 if (Op.getDstOpKind() == DstOp::DstType::Ty_Reg) in generateCopiesIfRequired()
|
| /external/swiftshader/third_party/llvm-10.0/llvm/lib/CodeGen/GlobalISel/ |
| D | CSEMIRBuilder.cpp | 131 if (Op.getDstOpKind() == DstOp::DstType::Ty_Reg) in generateCopiesIfRequired()
|