| /external/vixl/src/aarch32/ |
| D | assembler-aarch32.cc | 1344 Index_1(const NeonRegisterList& nreglist, DataType dt);
1347 Index_1::Index_1(const NeonRegisterList& nreglist, DataType dt) { in Index_1() argument
1350 if ((nreglist.GetTransferLane() & 7) != nreglist.GetTransferLane()) { in Index_1()
1353 uint32_t value = nreglist.GetTransferLane() << 1; in Index_1()
1354 if (!nreglist.IsSingleSpaced()) return; in Index_1()
1359 if ((nreglist.GetTransferLane() & 3) != nreglist.GetTransferLane()) { in Index_1()
1362 uint32_t value = nreglist.GetTransferLane() << 2; in Index_1()
1363 if (nreglist.IsDoubleSpaced()) value |= 2; in Index_1()
1368 if ((nreglist.GetTransferLane() & 1) != nreglist.GetTransferLane()) { in Index_1()
1371 uint32_t value = nreglist.GetTransferLane() << 3; in Index_1()
[all …]
|
| D | instructions-aarch32.cc | 177 std::ostream& operator<<(std::ostream& os, NeonRegisterList nreglist) { in operator <<() argument
178 DRegister first = nreglist.GetFirstDRegister(); in operator <<()
179 int increment = nreglist.IsSingleSpaced() ? 1 : 2; in operator <<()
181 nreglist.GetLastDRegister().GetCode() - first.GetCode() + increment; in operator <<()
192 if (nreglist.IsTransferOneLane()) { in operator <<()
193 os << "[" << nreglist.GetTransferLane() << "]"; in operator <<()
194 } else if (nreglist.IsTransferAllLanes()) { in operator <<()
|
| D | assembler-aarch32.h | 488 const NeonRegisterList& nreglist,
493 const NeonRegisterList& nreglist,
632 const NeonRegisterList& nreglist,
4541 const NeonRegisterList& nreglist,
4544 const NeonRegisterList& nreglist, in vld1() argument
4546 vld1(al, dt, nreglist, operand); in vld1()
4551 const NeonRegisterList& nreglist,
4554 const NeonRegisterList& nreglist, in vld2() argument
4556 vld2(al, dt, nreglist, operand); in vld2()
4561 const NeonRegisterList& nreglist,
[all …]
|
| D | macro-assembler-aarch32.h | 7069 const NeonRegisterList& nreglist, in Vld1() argument
7071 VIXL_ASSERT(!AliasesAvailableScratchRegister(nreglist)); in Vld1()
7077 vld1(cond, dt, nreglist, operand); in Vld1()
7080 const NeonRegisterList& nreglist, in Vld1() argument
7082 Vld1(al, dt, nreglist, operand); in Vld1()
7087 const NeonRegisterList& nreglist, in Vld2() argument
7089 VIXL_ASSERT(!AliasesAvailableScratchRegister(nreglist)); in Vld2()
7095 vld2(cond, dt, nreglist, operand); in Vld2()
7098 const NeonRegisterList& nreglist, in Vld2() argument
7100 Vld2(al, dt, nreglist, operand); in Vld2()
[all …]
|
| D | disasm-aarch32.h | 1848 const NeonRegisterList& nreglist,
1853 const NeonRegisterList& nreglist,
1858 const NeonRegisterList& nreglist,
1863 const NeonRegisterList& nreglist,
1868 const NeonRegisterList& nreglist,
2504 const NeonRegisterList& nreglist,
2509 const NeonRegisterList& nreglist,
2514 const NeonRegisterList& nreglist,
2519 const NeonRegisterList& nreglist,
2524 const NeonRegisterList& nreglist,
[all …]
|
| D | disasm-aarch32.cc | 4901 const NeonRegisterList& nreglist, in vld1() argument
4905 << nreglist << ", " << PrintAlignedMemOperand(kVld1Location, operand); in vld1()
4910 const NeonRegisterList& nreglist, in vld2() argument
4914 << nreglist << ", " << PrintAlignedMemOperand(kVld2Location, operand); in vld2()
4919 const NeonRegisterList& nreglist, in vld3() argument
4923 << nreglist << ", " << PrintAlignedMemOperand(kVld3Location, operand); in vld3()
4928 const NeonRegisterList& nreglist, in vld3() argument
4932 << nreglist << ", " << PrintMemOperand(kVld3Location, operand); in vld3()
4937 const NeonRegisterList& nreglist, in vld4() argument
4941 << nreglist << ", " << PrintAlignedMemOperand(kVld4Location, operand); in vld4()
[all …]
|