| /external/llvm-project/llvm/test/CodeGen/ARM/ |
| D | acle-intrinsics.ll | 256 define i32 @uadd16(i32 %a, i32 %b) nounwind {
257 ; CHECK-LABEL: uadd16
258 ; CHECK: uadd16 r0, r0, r1
259 %tmp = call i32 @llvm.arm.uadd16(i32 %a, i32 %b)
458 declare i32 @llvm.arm.uadd16(i32, i32) nounwind
|
| /external/vixl/test/aarch32/ |
| D | test-assembler-cond-rd-rn-rm-t32.cc | 99 M(uadd16) \
|
| D | test-assembler-cond-rd-rn-rm-a32.cc | 100 M(uadd16) \
|
| /external/llvm-project/llvm/test/tools/llvm-mca/ARM/ |
| D | m7-int.s | 386 uadd16 r0, r1, r2 label
815 # CHECK-NEXT: 1 1 1.00 * * U uadd16 r0, r1, r2
1255 …50 - - - - 1.00 - - - - - - uadd16 r0, r1, r2
|
| D | m4-int.s | 399 uadd16 r0, r1, r2 label
839 # CHECK-NEXT: 1 1 1.00 * * U uadd16 r0, r1, r2
1277 # CHECK-NEXT: 1.00 uadd16 r0, r1, r2
|
| D | cortex-a57-basic-instructions.s | 772 uadd16 r1, r2, r3
1642 # CHECK-NEXT: 2 2 1.00 * * U uadd16 r1, r2, r3
2519 # CHECK-NEXT: - 0.50 0.50 - 1.00 - - - uadd16 r1, r2, r3
|
| D | cortex-a57-thumb.s | 784 uadd16 r1, r2, r3
1691 # CHECK-NEXT: 2 2 1.00 * * U uadd16 r1, r2, r3
2605 # CHECK-NEXT: - 0.50 0.50 - 1.00 - - - uadd16 r1, r2, r3
|
| /external/capstone/suite/MC/ARM/ |
| D | basic-arm-instructions.s.cs | 899 0x13,0x1f,0x52,0xe6 = uadd16 r1, r2, r3
|
| /external/llvm-project/llvm/test/Transforms/TypePromotion/ARM/ |
| D | casts.ll | 214 ; promote %1 for the call - unless we can generate a uadd16.
|
| /external/vixl/src/aarch32/ |
| D | assembler-aarch32.h | 3615 void uadd16(Condition cond, Register rd, Register rn, Register rm);
3616 void uadd16(Register rd, Register rn, Register rm) { uadd16(al, rd, rn, rm); } in uadd16() function
|
| D | disasm-aarch32.h | 1360 void uadd16(Condition cond, Register rd, Register rn, Register rm);
|
| /external/llvm-project/llvm/test/MC/ARM/ |
| D | basic-arm-instructions.s | 3245 uadd16 r1, r2, r3
3250 @ CHECK: uadd16 r1, r2, r3 @ encoding: [0x13,0x1f,0x52,0xe6]
|
| D | basic-thumb2-instructions.s | 3560 uadd16 r1, r2, r3
3566 @ CHECK: uadd16 r1, r2, r3 @ encoding: [0x92,0xfa,0x43,0xf1]
|
| /external/llvm/test/MC/ARM/ |
| D | basic-arm-instructions.s | 3215 uadd16 r1, r2, r3
3220 @ CHECK: uadd16 r1, r2, r3 @ encoding: [0x13,0x1f,0x52,0xe6]
|
| D | basic-thumb2-instructions.s | 3301 uadd16 r1, r2, r3
3307 @ CHECK: uadd16 r1, r2, r3 @ encoding: [0x92,0xfa,0x43,0xf1]
|
| /external/llvm-project/llvm/test/MC/Disassembler/ARM/ |
| D | basic-arm-instructions.txt | 2208 # CHECK: uadd16 r1, r2, r3
|
| D | thumb2.txt | 2325 # CHECK: uadd16 r1, r2, r3
|
| /external/llvm/test/MC/Disassembler/ARM/ |
| D | thumb2.txt | 2325 # CHECK: uadd16 r1, r2, r3
|
| D | basic-arm-instructions.txt | 2208 # CHECK: uadd16 r1, r2, r3
|
| /external/capstone/arch/AArch64/ |
| D | ARMMappingInsnOp.inc | 1132 { /* ARM_UADD16, ARM_INS_UADD16: uadd16${p} $rd, $rn, $rm */
6313 { /* ARM_t2UADD16, ARM_INS_UADD16: uadd16${p} $rd, $rn, $rm */
|
| /external/capstone/arch/ARM/ |
| D | ARMMappingInsnOp.inc | 1132 { /* ARM_UADD16, ARM_INS_UADD16: uadd16${p} $rd, $rn, $rm */
6313 { /* ARM_t2UADD16, ARM_INS_UADD16: uadd16${p} $rd, $rn, $rm */
|
| /external/llvm/lib/Target/ARM/ |
| D | ARMInstrThumb2.td | 2167 def t2UADD16 : T2I_pam<0b001, 0b0100, "uadd16">;
|
| D | ARMInstrInfo.td | 3596 def UADD16 : AAI<0b01100101, 0b11110001, "uadd16">;
|
| /external/swiftshader/third_party/llvm-10.0/llvm/lib/Target/ARM/ |
| D | ARMInstrThumb2.td | 2470 def t2UADD16 : T2I_pam_intrinsics<0b001, 0b0100, "uadd16", int_arm_uadd16>;
|
| /external/llvm-project/llvm/lib/Target/ARM/ |
| D | ARMInstrThumb2.td | 2519 def t2UADD16 : T2I_pam_intrinsics<0b001, 0b0100, "uadd16", int_arm_uadd16>;
|