Home
last modified time | relevance | path

Searched refs:v24 (Results 1 – 25 of 887) sorted by relevance

12345678910>>...36

/external/llvm-project/llvm/test/MC/RISCV/rvv/
Dstore.s11 vse8.v v24, (a0), v0.t
12 # CHECK-INST: vse8.v v24, (a0), v0.t
17 vse8.v v24, (a0)
18 # CHECK-INST: vse8.v v24, (a0)
23 vse16.v v24, (a0), v0.t
24 # CHECK-INST: vse16.v v24, (a0), v0.t
29 vse16.v v24, (a0)
30 # CHECK-INST: vse16.v v24, (a0)
35 vse32.v v24, (a0), v0.t
36 # CHECK-INST: vse32.v v24, (a0), v0.t
[all …]
/external/llvm-project/llvm/test/CodeGen/SystemZ/
Dvec-min-01.ll8 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
Dvec-max-02.ll8 ; CHECK: vmxh %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmxh %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmxh %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmxh %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmxlh %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmxlh %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmxlh %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmxlh %v24, {{%v24, %v26|%v26, %v24}}
Dvec-min-03.ll8 ; CHECK: vmnf %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmnf %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmnf %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmnf %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmnlf %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmnlf %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmnlf %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmnlf %v24, {{%v24, %v26|%v26, %v24}}
Dvec-min-04.ll8 ; CHECK: vmng %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmng %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmng %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmng %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmnlg %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmnlg %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmnlg %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmnlg %v24, {{%v24, %v26|%v26, %v24}}
Dvec-max-03.ll8 ; CHECK: vmxf %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmxf %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmxf %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmxf %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmxlf %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmxlf %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmxlf %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmxlf %v24, {{%v24, %v26|%v26, %v24}}
Dvec-max-04.ll8 ; CHECK: vmxg %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmxg %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmxg %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmxg %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmxlg %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmxlg %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmxlg %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmxlg %v24, {{%v24, %v26|%v26, %v24}}
Dvec-max-01.ll8 ; CHECK: vmxb %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmxb %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmxb %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmxb %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmxlb %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmxlb %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmxlb %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmxlb %v24, {{%v24, %v26|%v26, %v24}}
Dvec-min-02.ll8 ; CHECK: vmnh %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmnh %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmnh %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmnh %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmnlh %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmnlh %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmnlh %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmnlh %v24, {{%v24, %v26|%v26, %v24}}
Dvec-perm-01.ll8 ; CHECK: vrepb %v24, %v24, 0
18 ; CHECK: vrepb %v24, %v24, 15
32 ; CHECK: vrepb %v24, %v24, 4
45 ; CHECK: vreph %v24, %v24, 0
55 ; CHECK: vreph %v24, %v24, 7
67 ; CHECK: vreph %v24, %v24, 2
78 ; CHECK: vrepf %v24, %v24, 0
88 ; CHECK: vrepf %v24, %v24, 3
99 ; CHECK: vrepf %v24, %v24, 1
109 ; CHECK: vrepg %v24, %v24, 0
[all …]
Dvec-sext.ll9 ; CHECK: vuphb %v24, %v24
17 ; CHECK: vuphb %v0, %v24
18 ; CHECK-NEXT: vuphh %v24, %v0
26 ; CHECK: vuphb %v0, %v24
28 ; CHECK-NEXT: vuphf %v24, %v0
36 ; CHECK: vuphh %v24, %v24
44 ; CHECK: vuphh %v0, %v24
45 ; CHECK-NEXT: vuphf %v24, %v0
53 ; CHECK: vuphf %v24, %v24
61 ; CHECK: vuphb %v24, %v24
[all …]
Dvec-cmp-05.ll8 ; CHECK-DAG: vmrhf [[HIGH0E:%v[0-9]+]], %v24, %v24
9 ; CHECK-DAG: vmrlf [[LOW0E:%v[0-9]+]], %v24, %v24
18 ; CHECK: vpkg %v24, [[HIGHRES]], [[LOWRES]]
28 ; CHECK-DAG: vmrhf [[HIGH0E:%v[0-9]+]], %v24, %v24
29 ; CHECK-DAG: vmrlf [[LOW0E:%v[0-9]+]], %v24, %v24
42 ; CHECK: vo %v24, [[RES1]], [[RES0]]
52 ; CHECK-DAG: vmrhf [[HIGH0E:%v[0-9]+]], %v24, %v24
53 ; CHECK-DAG: vmrlf [[LOW0E:%v[0-9]+]], %v24, %v24
62 ; CHECK: vpkg %v24, [[HIGHRES]], [[LOWRES]]
72 ; CHECK-DAG: vmrhf [[HIGH0E:%v[0-9]+]], %v24, %v24
[all …]
Dvec-zext.ll9 ; CHECK: vuplhb %v24, %v24
19 ; CHECK-NEXT: vperm %v24, %v0, %v24, %v0
29 ; CHECK-NEXT: vperm %v24, %v0, %v24, %v0
37 ; CHECK: vuplhh %v24, %v24
47 ; CHECK-NEXT: vperm %v24, %v0, %v24, %v0
55 ; CHECK: vuplhf %v24, %v24
63 ; CHECK: vuplhb %v24, %v24
73 ; CHECK-NEXT: vperm %v24, %v0, %v24, %v0
81 ; CHECK: vuplhh %v24, %v24
89 ; CHECK: vuplhb %v24, %v24
[all …]
Dvec-perm-08.ll8 ; CHECK: vpdi %v24, %v24, %v26, 1
21 ; CHECK: vpdi %v24, %v26, %v24, 4
34 ; CHECK: vpdi %v24, %v24, %v26, 4
47 ; CHECK: vpdi %v24, %v26, %v24, 1
60 ; CHECK: vpdi %v24, %v24, %v24, 4
73 ; CHECK: vpdi %v24, %v24, %v26, 1
84 ; CHECK: vpdi %v24, %v26, %v24, 4
95 ; CHECK: vpdi %v24, %v24, %v26, 1
105 ; CHECK: vpdi %v24, %v26, %v24, 4
115 ; CHECK: vpdi %v24, %v24, %v26, 1
[all …]
/external/llvm/test/CodeGen/SystemZ/
Dvec-min-02.ll8 ; CHECK: vmnh %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmnh %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmnh %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmnh %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmnlh %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmnlh %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmnlh %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmnlh %v24, {{%v24, %v26|%v26, %v24}}
Dvec-min-03.ll8 ; CHECK: vmnf %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmnf %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmnf %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmnf %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmnlf %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmnlf %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmnlf %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmnlf %v24, {{%v24, %v26|%v26, %v24}}
Dvec-max-03.ll8 ; CHECK: vmxf %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmxf %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmxf %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmxf %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmxlf %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmxlf %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmxlf %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmxlf %v24, {{%v24, %v26|%v26, %v24}}
Dvec-max-01.ll8 ; CHECK: vmxb %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmxb %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmxb %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmxb %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmxlb %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmxlb %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmxlb %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmxlb %v24, {{%v24, %v26|%v26, %v24}}
Dvec-max-02.ll8 ; CHECK: vmxh %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmxh %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmxh %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmxh %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmxlh %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmxlh %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmxlh %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmxlh %v24, {{%v24, %v26|%v26, %v24}}
Dvec-min-04.ll8 ; CHECK: vmng %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmng %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmng %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmng %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmnlg %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmnlg %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmnlg %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmnlg %v24, {{%v24, %v26|%v26, %v24}}
Dvec-min-01.ll8 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
Dvec-max-04.ll8 ; CHECK: vmxg %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmxg %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmxg %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmxg %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmxlg %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmxlg %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmxlg %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmxlg %v24, {{%v24, %v26|%v26, %v24}}
Dvec-perm-01.ll8 ; CHECK: vrepb %v24, %v24, 0
18 ; CHECK: vrepb %v24, %v24, 15
32 ; CHECK: vrepb %v24, %v24, 4
45 ; CHECK: vreph %v24, %v24, 0
55 ; CHECK: vreph %v24, %v24, 7
67 ; CHECK: vreph %v24, %v24, 2
78 ; CHECK: vrepf %v24, %v24, 0
88 ; CHECK: vrepf %v24, %v24, 3
99 ; CHECK: vrepf %v24, %v24, 1
109 ; CHECK: vrepg %v24, %v24, 0
[all …]
Dvec-cmp-05.ll8 ; CHECK-DAG: vmrhf [[HIGH0E:%v[0-9]+]], %v24, %v24
9 ; CHECK-DAG: vmrlf [[LOW0E:%v[0-9]+]], %v24, %v24
18 ; CHECK: vpkg %v24, [[HIGHRES]], [[LOWRES]]
28 ; CHECK-DAG: vmrhf [[HIGH0E:%v[0-9]+]], %v24, %v24
29 ; CHECK-DAG: vmrlf [[LOW0E:%v[0-9]+]], %v24, %v24
42 ; CHECK: vo %v24, [[RES1]], [[RES0]]
52 ; CHECK-DAG: vmrhf [[HIGH0E:%v[0-9]+]], %v24, %v24
53 ; CHECK-DAG: vmrlf [[LOW0E:%v[0-9]+]], %v24, %v24
62 ; CHECK: vpkg %v24, [[HIGHRES]], [[LOWRES]]
72 ; CHECK-DAG: vmrhf [[HIGH0E:%v[0-9]+]], %v24, %v24
[all …]
Dvec-perm-08.ll8 ; CHECK: vpdi %v24, %v24, %v26, 1
21 ; CHECK: vpdi %v24, %v26, %v24, 4
34 ; CHECK: vpdi %v24, %v24, %v26, 4
47 ; CHECK: vpdi %v24, %v26, %v24, 1
60 ; CHECK: vpdi %v24, %v24, %v24, 4
73 ; CHECK: vpdi %v24, %v24, %v26, 1
84 ; CHECK: vpdi %v24, %v26, %v24, 4
95 ; CHECK: vpdi %v24, %v24, %v26, 1
105 ; CHECK: vpdi %v24, %v26, %v24, 4
115 ; CHECK: vpdi %v24, %v24, %v26, 1
[all …]

12345678910>>...36