Home
last modified time | relevance | path

Searched refs:v256i32 (Results 1 – 25 of 25) sorted by relevance

/external/llvm-project/llvm/test/CodeGen/VE/Vector/
Dvp_and.ll3 ; CHECK: t{{[0-9]+}}: v256i32 = vp_and [[A:t[0-9]+]], [[B:t[0-9]+]], [[MASK:t[0-9]+]], [[EVL:t[0-9…
4 ; CHECK: [[A]]: v256i32
5 ; CHECK: [[B]]: v256i32
10 …%r0 = call <256 x i32> @llvm.vp.and.v256i32(<256 x i32> %i0, <256 x i32> %i1, <256 x i1> %m, i32 %…
15 declare <256 x i32> @llvm.vp.and.v256i32(<256 x i32>, <256 x i32>, <256 x i1>, i32)
Dvp_add.ll3 ; CHECK: t{{[0-9]+}}: v256i32 = vp_add [[A:t[0-9]+]], [[B:t[0-9]+]], [[MASK:t[0-9]+]], [[EVL:t[0-9…
4 ; CHECK: [[A]]: v256i32
5 ; CHECK: [[B]]: v256i32
10 …%r0 = call <256 x i32> @llvm.vp.add.v256i32(<256 x i32> %i0, <256 x i32> %i1, <256 x i1> %m, i32 %…
15 declare <256 x i32> @llvm.vp.add.v256i32(<256 x i32>, <256 x i32>, <256 x i1>, i32)
Dvp_sdiv.ll3 ; CHECK: t{{[0-9]+}}: v256i32 = vp_sdiv [[A:t[0-9]+]], [[B:t[0-9]+]], [[MASK:t[0-9]+]], [[EVL:t[0-…
4 ; CHECK: [[A]]: v256i32
5 ; CHECK: [[B]]: v256i32
10 …%r0 = call <256 x i32> @llvm.vp.sdiv.v256i32(<256 x i32> %i0, <256 x i32> %i1, <256 x i1> %m, i32 …
15 declare <256 x i32> @llvm.vp.sdiv.v256i32(<256 x i32>, <256 x i32>, <256 x i1>, i32)
Dvp_udiv.ll3 ; CHECK: t{{[0-9]+}}: v256i32 = vp_udiv [[A:t[0-9]+]], [[B:t[0-9]+]], [[MASK:t[0-9]+]], [[EVL:t[0-…
4 ; CHECK: [[A]]: v256i32
5 ; CHECK: [[B]]: v256i32
10 …%r0 = call <256 x i32> @llvm.vp.udiv.v256i32(<256 x i32> %i0, <256 x i32> %i1, <256 x i1> %m, i32 …
15 declare <256 x i32> @llvm.vp.udiv.v256i32(<256 x i32>, <256 x i32>, <256 x i1>, i32)
Dvp_srem.ll3 ; CHECK: t{{[0-9]+}}: v256i32 = vp_srem [[A:t[0-9]+]], [[B:t[0-9]+]], [[MASK:t[0-9]+]], [[EVL:t[0-…
4 ; CHECK: [[A]]: v256i32
5 ; CHECK: [[B]]: v256i32
10 …%r0 = call <256 x i32> @llvm.vp.srem.v256i32(<256 x i32> %i0, <256 x i32> %i1, <256 x i1> %m, i32 …
15 declare <256 x i32> @llvm.vp.srem.v256i32(<256 x i32>, <256 x i32>, <256 x i1>, i32)
Dvp_xor.ll3 ; CHECK: t{{[0-9]+}}: v256i32 = vp_xor [[A:t[0-9]+]], [[B:t[0-9]+]], [[MASK:t[0-9]+]], [[EVL:t[0-9…
4 ; CHECK: [[A]]: v256i32
5 ; CHECK: [[B]]: v256i32
10 …%r0 = call <256 x i32> @llvm.vp.xor.v256i32(<256 x i32> %i0, <256 x i32> %i1, <256 x i1> %m, i32 %…
15 declare <256 x i32> @llvm.vp.xor.v256i32(<256 x i32>, <256 x i32>, <256 x i1>, i32)
Dvp_sub.ll3 ; CHECK: t{{[0-9]+}}: v256i32 = vp_sub [[A:t[0-9]+]], [[B:t[0-9]+]], [[MASK:t[0-9]+]], [[EVL:t[0-9…
4 ; CHECK: [[A]]: v256i32
5 ; CHECK: [[B]]: v256i32
10 …%r0 = call <256 x i32> @llvm.vp.sub.v256i32(<256 x i32> %i0, <256 x i32> %i1, <256 x i1> %m, i32 %…
15 declare <256 x i32> @llvm.vp.sub.v256i32(<256 x i32>, <256 x i32>, <256 x i1>, i32)
Dvp_mul.ll3 ; CHECK: t{{[0-9]+}}: v256i32 = vp_mul [[A:t[0-9]+]], [[B:t[0-9]+]], [[MASK:t[0-9]+]], [[EVL:t[0-9…
4 ; CHECK: [[A]]: v256i32
5 ; CHECK: [[B]]: v256i32
10 …%r0 = call <256 x i32> @llvm.vp.mul.v256i32(<256 x i32> %i0, <256 x i32> %i1, <256 x i1> %m, i32 %…
15 declare <256 x i32> @llvm.vp.mul.v256i32(<256 x i32>, <256 x i32>, <256 x i1>, i32)
Dvp_or.ll3 ; CHECK: t{{[0-9]+}}: v256i32 = vp_or [[A:t[0-9]+]], [[B:t[0-9]+]], [[MASK:t[0-9]+]], [[EVL:t[0-9]…
4 ; CHECK: [[A]]: v256i32
5 ; CHECK: [[B]]: v256i32
10 …%r0 = call <256 x i32> @llvm.vp.or.v256i32(<256 x i32> %i0, <256 x i32> %i1, <256 x i1> %m, i32 %n)
15 declare <256 x i32> @llvm.vp.or.v256i32(<256 x i32>, <256 x i32>, <256 x i1>, i32)
Dvp_urem.ll3 ; CHECK: t{{[0-9]+}}: v256i32 = vp_urem [[A:t[0-9]+]], [[B:t[0-9]+]], [[MASK:t[0-9]+]], [[EVL:t[0-…
4 ; CHECK: [[A]]: v256i32
5 ; CHECK: [[B]]: v256i32
10 …%r0 = call <256 x i32> @llvm.vp.urem.v256i32(<256 x i32> %i0, <256 x i32> %i1, <256 x i1> %m, i32 …
15 declare <256 x i32> @llvm.vp.urem.v256i32(<256 x i32>, <256 x i32>, <256 x i1>, i32)
Dvp_ashr.ll3 ; CHECK: t{{[0-9]+}}: v256i32 = vp_ashr [[A:t[0-9]+]], [[B:t[0-9]+]], [[MASK:t[0-9]+]], [[EVL:t[0-…
4 ; CHECK: [[A]]: v256i32
5 ; CHECK: [[B]]: v256i32
10 …%r0 = call <256 x i32> @llvm.vp.ashr.v256i32(<256 x i32> %i0, <256 x i32> %i1, <256 x i1> %m, i32 …
15 declare <256 x i32> @llvm.vp.ashr.v256i32(<256 x i32>, <256 x i32>, <256 x i1>, i32)
Dvp_lshr.ll3 ; CHECK: t{{[0-9]+}}: v256i32 = vp_lshr [[A:t[0-9]+]], [[B:t[0-9]+]], [[MASK:t[0-9]+]], [[EVL:t[0-…
4 ; CHECK: [[A]]: v256i32
5 ; CHECK: [[B]]: v256i32
10 …%r0 = call <256 x i32> @llvm.vp.lshr.v256i32(<256 x i32> %i0, <256 x i32> %i1, <256 x i1> %m, i32 …
15 declare <256 x i32> @llvm.vp.lshr.v256i32(<256 x i32>, <256 x i32>, <256 x i1>, i32)
Dvp_shl.ll3 ; CHECK: t{{[0-9]+}}: v256i32 = vp_shl [[A:t[0-9]+]], [[B:t[0-9]+]], [[MASK:t[0-9]+]], [[EVL:t[0-9…
4 ; CHECK: [[A]]: v256i32
5 ; CHECK: [[B]]: v256i32
10 …%r0 = call <256 x i32> @llvm.vp.shl.v256i32(<256 x i32> %i0, <256 x i32> %i1, <256 x i1> %m, i32 %…
15 declare <256 x i32> @llvm.vp.shl.v256i32(<256 x i32>, <256 x i32>, <256 x i1>, i32)
/external/swiftshader/third_party/llvm-10.0/llvm/include/llvm/Support/
DMachineValueType.h102 v256i32 = 53, // 256 x i32 enumerator
485 case v256i32: in getVectorElementType()
561 case v256i32: in getVectorNumElements()
819 case v256i32: in getSizeInBits()
968 if (NumElements == 256) return MVT::v256i32; in getVectorVT()
/external/llvm-project/llvm/lib/Target/VE/
DVEInstrPatternsVec.td31 defm : vbrd_elem32<v256i32, i32, simm7, LO7, sub_i32>;
DVECallingConv.td106 CCIfType<[v256i32, v256f32, v256i64, v256f64],
127 CCIfType<[v256i32, v256f32, v256i64, v256f64],
DVVPInstrPatternsVec.td68 i32, v256i32, "VADDSWSX">;
DVERegisterInfo.td188 v256i64, v256i32, v256f32, /* v256f64, */], 64,
DVEISelLowering.cpp73 static const MVT AllVectorVTs[] = {MVT::v256i32, MVT::v512i32, MVT::v256i64,
/external/llvm-project/llvm/include/llvm/Support/
DMachineValueType.h103 v256i32 = 54, // 256 x i32 enumerator
554 case v256i32: in getVectorElementType()
654 case v256i32: in getVectorNumElements()
966 case v256i32: in getSizeInBits()
1155 if (NumElements == 256) return MVT::v256i32; in getVectorVT()
/external/swiftshader/third_party/llvm-10.0/llvm/lib/CodeGen/
DValueTypes.cpp198 case MVT::v256i32: return VectorType::get(Type::getInt32Ty(Context), 256); in getTypeForEVT()
/external/swiftshader/third_party/llvm-10.0/llvm/include/llvm/CodeGen/
DValueTypes.td77 def v256i32 : ValueType<8182,53>; // 256 x i32 vector value
/external/llvm-project/llvm/include/llvm/CodeGen/
DValueTypes.td79 def v256i32 : ValueType<8182,54>; // 256 x i32 vector value
/external/llvm-project/llvm/lib/CodeGen/
DValueTypes.cpp276 case MVT::v256i32: in getTypeForEVT()
/external/llvm-project/llvm/utils/TableGen/
DCodeGenTarget.cpp120 case MVT::v256i32: return "MVT::v256i32"; in getEnumName()