| /external/llvm-project/llvm/test/MC/AMDGPU/ |
| D | wave_any.s | 129 v_add_co_u32 v0, s0, v0, v2 label
156 v_add_co_u32 v0, s[0:1], v0, v2 label
159 v_add_co_u32 v0, exec, v0, v2 label
162 v_add_co_u32 v0, exec_lo, v0, v2 label
|
| D | gfx7_err_pos.s | 14 v_add_co_u32 v84, s[4:5], v13, v31 clamp label
|
| D | lds_direct.s | 50 v_add_co_u32 v0, vcc, src_lds_direct, v0 label
|
| D | wave32.s | 298 v_add_co_u32 v0, s0, v0, v2 label
334 v_add_co_u32 v0, s[0:1], v0, v2 label
|
| D | vop3-gfx9.s | 652 v_add_co_u32 v84, s[4:5], v13, v31 clamp label
679 v_add_co_u32 v84, vcc, v13, v31 label
|
| D | vop_dpp.s | 567 v_add_co_u32 v1, vcc, v2, v3 row_shl:1 row_mask:0xa bank_mask:0x1 bound_ctrl:0 label
|
| D | gfx8_unsupported.s | 691 v_add_co_u32 v0, exec, v0, v2 label
|
| D | gfx10_asm_all.s | 50325 v_add_co_u32 v5, s0, v1, v2 label
50329 v_add_co_u32 v255, s0, v1, v2 label
50333 v_add_co_u32 v5, s0, v255, v2 label
50337 v_add_co_u32 v5, s0, s1, v2 label
50341 v_add_co_u32 v5, s0, s103, v2 label
50345 v_add_co_u32 v5, s0, vcc_lo, v2 label
50349 v_add_co_u32 v5, s0, vcc_hi, v2 label
50353 v_add_co_u32 v5, s0, ttmp11, v2 label
50357 v_add_co_u32 v5, s0, m0, v2 label
50361 v_add_co_u32 v5, s0, exec_lo, v2 label
[all …]
|
| D | gfx9_asm_all.s | 33044 v_add_co_u32 v5, vcc, v1, v2 label
33047 v_add_co_u32 v255, vcc, v1, v2 label
33050 v_add_co_u32 v5, vcc, v255, v2 label
33053 v_add_co_u32 v5, vcc, s1, v2 label
33056 v_add_co_u32 v5, vcc, s101, v2 label
33059 v_add_co_u32 v5, vcc, flat_scratch_lo, v2 label
33062 v_add_co_u32 v5, vcc, flat_scratch_hi, v2 label
33065 v_add_co_u32 v5, vcc, vcc_lo, v2 label
33068 v_add_co_u32 v5, vcc, vcc_hi, v2 label
33071 v_add_co_u32 v5, vcc, m0, v2 label
[all …]
|
| /external/mesa3d/src/amd/compiler/ |
| D | aco_lower_to_hw_instr.cpp | 88 return aco_opcode::v_add_co_u32; in get_reduce_opcode()
145 case iadd32: return chip >= GFX9 ? aco_opcode::v_add_u32 : aco_opcode::v_add_co_u32; in get_reduce_opcode()
220 bld.vop2_dpp(aco_opcode::v_add_co_u32, dst[0], bld.def(bld.lm, vcc), src0[0], src1[0], in emit_int64_dpp_op()
337 bld.vop2(aco_opcode::v_add_co_u32, dst[0], bld.def(bld.lm, vcc), src0[0], src1[0]); in emit_int64_op()
416 if (opcode == aco_opcode::v_add_co_u32) in emit_dpp_op()
460 } else if (opcode == aco_opcode::v_add_co_u32) { in emit_op()
|
| D | aco_optimizer.cpp | 540 case aco_opcode::v_add_co_u32: in can_swap_operands()
748 case aco_opcode::v_add_co_u32: in parse_base_offset()
1400 case aco_opcode::v_add_co_u32: in label_instruction()
2872 } else if (instr->opcode == aco_opcode::v_add_co_u32 || in combine_instruction()
|
| D | aco_register_allocation.cpp | 2329 ((instr->opcode == aco_opcode::v_add_co_u32 || in register_allocation()
|
| D | aco_instruction_selection.cpp | 6405 … bld.vop2(aco_opcode::v_add_co_u32, Definition(new_addr0), bld.hint_vcc(Definition(carry)), in visit_store_global()
|
| /external/llvm-project/llvm/lib/Target/AMDGPU/ |
| D | VOP2Instructions.td | 516 defm V_ADD_CO_U32 : VOP2bInst <"v_add_co_u32", VOP2b_I32_I1_I32_I32, null_frag, "v_add_co_u32", 1>;
1554 defm V_ADD_CO_U32 : VOP2be_Real_e32e64_gfx9 <0x19, "V_ADD_CO_U32", "v_add_co_u32">;
1625 defm : VOP2bInstAliases<V_ADD_U32_e32, V_ADD_CO_U32_e32_gfx9, "v_add_co_u32">;
|
| /external/swiftshader/third_party/llvm-10.0/llvm/lib/Target/AMDGPU/ |
| D | VOP2Instructions.td | 1156 VOP3beOnly_Real_gfx10<0x30f, "V_ADD_I32", "v_add_co_u32">;
1478 defm V_ADD_CO_U32 : VOP2be_Real_e32e64_gfx9 <0x19, "V_ADD_I32", "v_add_co_u32">;
1549 defm : VOP2bInstAliases<V_ADD_I32_e32, V_ADD_CO_U32_e32_gfx9, "v_add_co_u32">;
|
| /external/llvm-project/llvm/docs/AMDGPU/ |
| D | AMDGPUAsmGFX9.rst | 1060 …v_add_co_u32 :ref:`vdst<amdgpu_synid9_vdst32_0>`, :ref:`vcc<amdgpu_synid9_vcc_64>`, :ref:…
|
| D | AMDGPUAsmGFX10.rst | 1490 …v_add_co_u32 :ref:`vdst<amdgpu_synid10_vdst32_0>`, :ref:`sdst<amdgpu_synid10_wsdst…
|