Home
last modified time | relevance | path

Searched refs:v_add_u32_e32 (Results 1 – 25 of 98) sorted by relevance

1234

/external/llvm-project/llvm/test/CodeGen/AMDGPU/GlobalISel/
Dinsertelement-stack-lower.ll19 ; GCN-NEXT: v_add_u32_e32 v31, 64, v16
20 ; GCN-NEXT: v_add_u32_e32 v32, 0x44, v16
40 ; GCN-NEXT: v_add_u32_e32 v0, 4, v16
46 ; GCN-NEXT: v_add_u32_e32 v33, 0x48, v16
49 ; GCN-NEXT: v_add_u32_e32 v34, 0x4c, v16
52 ; GCN-NEXT: v_add_u32_e32 v35, 0x50, v16
55 ; GCN-NEXT: v_add_u32_e32 v36, 0x54, v16
58 ; GCN-NEXT: v_add_u32_e32 v37, 0x58, v16
61 ; GCN-NEXT: v_add_u32_e32 v38, 0x5c, v16
64 ; GCN-NEXT: v_add_u32_e32 v39, 0x60, v16
[all …]
Dextractelement-stack-lower.ll56 ; GCN-NEXT: v_add_u32_e32 v0, 0x100, v0
57 ; GCN-NEXT: v_add_u32_e32 v1, 16, v0
102 ; GCN-NEXT: v_add_u32_e32 v1, 20, v0
104 ; GCN-NEXT: v_add_u32_e32 v1, 24, v0
106 ; GCN-NEXT: v_add_u32_e32 v1, 28, v0
108 ; GCN-NEXT: v_add_u32_e32 v1, 32, v0
110 ; GCN-NEXT: v_add_u32_e32 v1, 36, v0
112 ; GCN-NEXT: v_add_u32_e32 v1, 40, v0
114 ; GCN-NEXT: v_add_u32_e32 v1, 44, v0
116 ; GCN-NEXT: v_add_u32_e32 v1, 48, v0
[all …]
Dmul.ll228 ; GFX8-NEXT: v_add_u32_e32 v0, vcc, s1, v0
267 ; GFX8-NEXT: v_add_u32_e32 v1, vcc, v1, v4
268 ; GFX8-NEXT: v_add_u32_e32 v1, vcc, v1, v0
326 ; GFX8-NEXT: v_add_u32_e32 v0, vcc, s7, v0
336 ; GFX8-NEXT: v_add_u32_e32 v2, vcc, s0, v2
338 ; GFX8-NEXT: v_add_u32_e32 v1, vcc, s8, v1
339 ; GFX8-NEXT: v_add_u32_e32 v2, vcc, v2, v3
340 ; GFX8-NEXT: v_add_u32_e32 v1, vcc, v2, v1
412 ; GFX8-NEXT: v_add_u32_e32 v7, vcc, v7, v8
414 ; GFX8-NEXT: v_add_u32_e32 v7, vcc, v7, v9
[all …]
DshlN_add.ll93 ; GFX8-NEXT: v_add_u32_e32 v0, vcc, v0, v1
111 ; GFX8-NEXT: v_add_u32_e32 v0, vcc, v0, v1
129 ; GFX8-NEXT: v_add_u32_e32 v0, vcc, v0, v1
147 ; GFX8-NEXT: v_add_u32_e32 v0, vcc, v0, v1
165 ; GFX8-NEXT: v_add_u32_e32 v0, vcc, v0, v1
178 ; GFX9-NEXT: v_add_u32_e32 v0, s0, v0
184 ; GFX8-NEXT: v_add_u32_e32 v0, vcc, s0, v0
196 ; GFX9-NEXT: v_add_u32_e32 v0, s0, v0
202 ; GFX8-NEXT: v_add_u32_e32 v0, vcc, s0, v0
214 ; GFX9-NEXT: v_add_u32_e32 v0, s0, v0
[all …]
Dhip.extern.shared.array.ll14 ; CHECK: v_add_u32_e32 v{{[0-9]+}}, 0x800, v{{[0-9]+}}
28 ; CHECK: v_add_u32_e32 {{v[0-9]+}}, 0xc00, [[IDX]]
55 ; CHECK: v_add_u32_e32 {{v[0-9]+}}, 0x4000, [[IDX]]
70 ; CHECK: v_add_u32_e32 {{v[0-9]+}}, 0x44, [[IDX]]
87 ; CHECK: v_add_u32_e32 {{v[0-9]+}}, [[DYNLDS]], [[IDX]]
106 ; CHECK: v_add_u32_e32 {{v[0-9]+}}, [[DYNLDS]], [[IDX]]
125 ; CHECK: v_add_u32_e32 {{v[0-9]+}}, [[DYNLDS]], [[IDX]]
Dfmed3.ll36 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v8
40 ; VI-NEXT: v_add_u32_e32 v2, vcc, v2, v8
44 ; VI-NEXT: v_add_u32_e32 v4, vcc, v4, v8
51 ; VI-NEXT: v_add_u32_e32 v6, vcc, v6, v8
131 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v6
135 ; VI-NEXT: v_add_u32_e32 v2, vcc, v2, v6
139 ; VI-NEXT: v_add_u32_e32 v4, vcc, v4, v6
146 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v6
238 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v6
242 ; VI-NEXT: v_add_u32_e32 v2, vcc, v2, v6
[all …]
Dadd_shl.ll13 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v1
59 ; VI-NEXT: v_add_u32_e32 v0, vcc, s2, v0
81 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v1
103 ; VI-NEXT: v_add_u32_e32 v0, vcc, 0x3f4, v0
126 ; VI-NEXT: v_add_u32_e32 v0, vcc, 3, v0
/external/llvm-project/llvm/test/CodeGen/AMDGPU/
Dreassoc-scalar.ll6 ; GFX8: v_add_u32_e32 v{{[0-9]+}}, vcc, [[ADD1]], v{{[0-9]+}}
7 ; GFX9: v_add_u32_e32 v{{[0-9]+}}, [[ADD1]], v{{[0-9]+}}
19 ; GFX8: v_add_u32_e32 v{{[0-9]+}}, vcc, [[ADD1]], v{{[0-9]+}}
20 ; GFX9: v_add_u32_e32 v{{[0-9]+}}, [[ADD1]], v{{[0-9]+}}
33 ; GFX8-DAG: v_add_u32_e32 v{{[0-9]+}}, vcc, [[ADD1L]], v{{[0-9]+}}
51 ; GFX8: v_add_u32_e32 v{{[0-9]+}}, vcc, [[ADD1]], v{{[0-9]+}}
52 ; GFX8: v_add_u32_e32 v{{[0-9]+}}, vcc, [[ADD2]], v{{[0-9]+}}
53 ; GFX9: v_add_u32_e32 v{{[0-9]+}}, [[ADD1]], v{{[0-9]+}}
54 ; GFX9: v_add_u32_e32 v{{[0-9]+}}, [[ADD2]], v{{[0-9]+}}
69 ; GFX8: v_add_u32_e32 v{{[0-9]+}}, vcc, [[ADD1]], v{{[0-9]+}}
[all …]
Dds-combine-large-stride.ll8 ; VI-DAG: v_add_u32_e32 [[B1:v[0-9]+]], vcc, {{s[0-9]+}}, [[BASE]]
9 ; VI-DAG: v_add_u32_e32 [[B2:v[0-9]+]], vcc, {{s[0-9]+}}, [[BASE]]
10 ; VI-DAG: v_add_u32_e32 [[B3:v[0-9]+]], vcc, {{s[0-9]+}}, [[BASE]]
12 ; GFX9-DAG: v_add_u32_e32 [[B1:v[0-9]+]], 0x320, [[BASE]]
13 ; GFX9-DAG: v_add_u32_e32 [[B2:v[0-9]+]], 0x640, [[BASE]]
14 ; GFX9-DAG: v_add_u32_e32 [[B3:v[0-9]+]], 0x960, [[BASE]]
53 ; VI-DAG: v_add_u32_e32 [[B1:v[0-9]+]], vcc, {{s[0-9]+}}, [[BASE]]
54 ; VI-DAG: v_add_u32_e32 [[B2:v[0-9]+]], vcc, {{s[0-9]+}}, [[BASE]]
55 ; VI-DAG: v_add_u32_e32 [[B3:v[0-9]+]], vcc, {{s[0-9]+}}, [[BASE]]
57 ; GFX9-DAG: v_add_u32_e32 [[B1:v[0-9]+]], 0x320, [[BASE]]
[all …]
Dadd3.ll13 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v1
14 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v2
71 ; TODO: with reassociation it is possible to replace a v_add_u32_e32 with a s_add_i32
76 ; VI-NEXT: v_add_u32_e32 v0, vcc, s3, v0
82 ; GFX9-NEXT: v_add_u32_e32 v0, s3, v0
98 ; VI-NEXT: v_add_u32_e32 v1, vcc, v1, v2
99 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v1
120 ; VI-NEXT: v_add_u32_e32 v0, vcc, s2, v0
121 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v1
142 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v1
[all …]
Dmax.i16.ll14 ; VI-NEXT: v_add_u32_e32 v0, vcc, s6, v4
17 ; VI-NEXT: v_add_u32_e32 v2, vcc, s0, v4
22 ; VI-NEXT: v_add_u32_e32 v4, vcc, s4, v4
62 ; VI-NEXT: v_add_u32_e32 v0, vcc, s6, v4
65 ; VI-NEXT: v_add_u32_e32 v2, vcc, s0, v4
70 ; VI-NEXT: v_add_u32_e32 v0, vcc, s4, v4
112 ; VI-NEXT: v_add_u32_e32 v0, vcc, s6, v6
115 ; VI-NEXT: v_add_u32_e32 v2, vcc, s0, v6
117 ; VI-NEXT: v_add_u32_e32 v4, vcc, 4, v0
121 ; VI-NEXT: v_add_u32_e32 v0, vcc, 4, v2
[all …]
Dsdiv.ll77 ; TONGA-NEXT: v_add_u32_e32 v1, vcc, v2, v1
82 ; TONGA-NEXT: v_add_u32_e32 v0, vcc, v5, v0
90 ; TONGA-NEXT: v_add_u32_e32 v3, vcc, v4, v3
93 ; TONGA-NEXT: v_add_u32_e32 v5, vcc, 1, v3
99 ; TONGA-NEXT: v_add_u32_e32 v4, vcc, 1, v3
122 ; GFX9-NEXT: v_add_u32_e32 v1, v1, v2
127 ; GFX9-NEXT: v_add_u32_e32 v0, v0, v5
135 ; GFX9-NEXT: v_add_u32_e32 v3, v3, v4
138 ; GFX9-NEXT: v_add_u32_e32 v5, 1, v3
144 ; GFX9-NEXT: v_add_u32_e32 v4, 1, v3
[all …]
Dxor_add.ll14 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v2
37 ; VI-NEXT: v_add_u32_e32 v0, vcc, s3, v0
43 ; GFX9-NEXT: v_add_u32_e32 v0, s3, v0
60 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v2
82 ; VI-NEXT: v_add_u32_e32 v0, vcc, s2, v0
104 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v1
Dshl_add.ll14 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v2
37 ; VI-NEXT: v_add_u32_e32 v0, vcc, s3, v0
43 ; GFX9-NEXT: v_add_u32_e32 v0, s3, v0
60 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v2
82 ; VI-NEXT: v_add_u32_e32 v0, vcc, s2, v0
104 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v1
Dmul24-pass-ordering.ll22 ; GFX9-NEXT: v_add_u32_e32 v0, v0, v1
24 ; GFX9-NEXT: v_add_u32_e32 v5, v5, v0
65 ; GFX9-NEXT: v_add_u32_e32 v6, v4, v0
69 ; GFX9-NEXT: v_add_u32_e32 v7, v17, v12
74 ; GFX9-NEXT: v_add_u32_e32 v9, v17, v0
75 ; GFX9-NEXT: v_add_u32_e32 v12, v7, v0
76 ; GFX9-NEXT: v_add_u32_e32 v0, v0, v2
80 ; GFX9-NEXT: v_add_u32_e32 v8, v8, v16
87 ; GFX9-NEXT: v_add_u32_e32 v8, v12, v8
100 ; GFX9-NEXT: v_add_u32_e32 v3, v3, v6
[all …]
Dbfe-combine.ll12 ; VI: v_add_u32_e32 v[[ADDRLO:[0-9]+]], vcc, s{{[0-9]+}}, v[[ADDRBASE]]
13 ; VI-SDWA: v_add_u32_e32 v[[ADDRLO:[0-9]+]], vcc, s{{[0-9]+}}, v[[ADDRBASE]]
32 ; VI-SDWA: v_add_u32_e32 v[[ADDRLO:[0-9]+]], vcc, s{{[0-9]+}}, v[[ADDRBASE]]
36 ; VI: v_add_u32_e32 v[[ADDRLO:[0-9]+]], vcc, s{{[0-9]+}}, v[[ADDRBASE]]
Dshl-add-to-add-shl.ll8 ; CHECK: v_add_u32_e32 v[[ADD:[0-9]+]], vcc, 0xc80, v[[SHL]]
10 ; CHECK: v_add_u32_e32 v[[ADDRLO:[0-9]+]], vcc, s{{[0-9]+}}, v[[ADD]]
27 ; CHECK: v_add_u32_e32 v[[ADDRLO:[0-9]+]], vcc, s{{[0-9]+}}, v[[OR]]
Didiv-licm.ll18 ; GFX9-NEXT: v_add_u32_e32 v0, v0, v1
24 ; GFX9-NEXT: v_add_u32_e32 v2, v3, v2
28 ; GFX9-NEXT: v_add_u32_e32 v4, 1, v2
29 ; GFX9-NEXT: v_add_u32_e32 v3, s4, v3
32 ; GFX9-NEXT: v_add_u32_e32 v4, s4, v5
35 ; GFX9-NEXT: v_add_u32_e32 v4, 1, v2
77 ; GFX9-NEXT: v_add_u32_e32 v0, v0, v1
83 ; GFX9-NEXT: v_add_u32_e32 v2, v3, v2
87 ; GFX9-NEXT: v_add_u32_e32 v3, s4, v3
89 ; GFX9-NEXT: v_add_u32_e32 v2, s4, v2
[all …]
Dshrink-add-sub-constant.ll33 ; VI-NEXT: v_add_u32_e32 v0, vcc, s2, v2
37 ; VI-NEXT: v_add_u32_e32 v2, vcc, s0, v2
102 ; VI-NEXT: v_add_u32_e32 v0, vcc, s2, v2
107 ; VI-NEXT: v_add_u32_e32 v0, vcc, s0, v2
183 ; VI-NEXT: v_add_u32_e32 v0, vcc, s2, v2
187 ; VI-NEXT: v_add_u32_e32 v2, vcc, s0, v2
248 ; VI-NEXT: v_add_u32_e32 v0, vcc, s2, v2
252 ; VI-NEXT: v_add_u32_e32 v2, vcc, s0, v2
255 ; VI-NEXT: v_add_u32_e32 v0, vcc, 0xffffffbf, v0
266 ; GFX9-NEXT: v_add_u32_e32 v1, 0xffffffbf, v1
[all …]
Dlocal-stack-alloc-block-sp-reference.ll28 ; MUBUF-NEXT: v_add_u32_e32 v0, 64, v1
35 ; MUBUF-NEXT: v_add_u32_e32 v3, s6, v1
42 ; MUBUF-NEXT: v_add_u32_e32 v1, 0x20d0, v1
108 ; MUBUF-NEXT: v_add_u32_e32 v3, 0x1000, v3
110 ; MUBUF-NEXT: v_add_u32_e32 v2, 64, v3
116 ; MUBUF-NEXT: v_add_u32_e32 v5, s4, v3
123 ; MUBUF-NEXT: v_add_u32_e32 v3, 0x1000, v3
124 ; MUBUF-NEXT: v_add_u32_e32 v3, 0x20d0, v3
Dllvm.amdgcn.cvt.pkrtz.ll119 ; VI-NEXT: v_add_u32_e32 v0, vcc, s6, v4
122 ; VI-NEXT: v_add_u32_e32 v2, vcc, s0, v4
127 ; VI-NEXT: v_add_u32_e32 v4, vcc, s4, v4
181 ; VI-NEXT: v_add_u32_e32 v0, vcc, s2, v2
185 ; VI-NEXT: v_add_u32_e32 v2, vcc, s0, v2
235 ; VI-NEXT: v_add_u32_e32 v0, vcc, s2, v2
239 ; VI-NEXT: v_add_u32_e32 v2, vcc, s0, v2
293 ; VI-NEXT: v_add_u32_e32 v0, vcc, s6, v4
296 ; VI-NEXT: v_add_u32_e32 v2, vcc, s0, v4
301 ; VI-NEXT: v_add_u32_e32 v4, vcc, s4, v4
[all …]
Dadd_shl.ll13 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v1
58 ; VI-NEXT: v_add_u32_e32 v0, vcc, s2, v0
80 ; VI-NEXT: v_add_u32_e32 v0, vcc, v0, v1
103 ; VI-NEXT: v_add_u32_e32 v0, vcc, 0x7e800, v0
129 ; VI-NEXT: v_add_u32_e32 v0, vcc, 0x600, v0
Dshl.v2i16.ll86 ; VI-NEXT: v_add_u32_e32 v0, vcc, s2, v4
88 ; VI-NEXT: v_add_u32_e32 v2, vcc, 4, v0
93 ; VI-NEXT: v_add_u32_e32 v0, vcc, s0, v4
159 ; VI-NEXT: v_add_u32_e32 v0, vcc, s6, v2
163 ; VI-NEXT: v_add_u32_e32 v0, vcc, s4, v2
228 ; VI-NEXT: v_add_u32_e32 v0, vcc, s6, v2
232 ; VI-NEXT: v_add_u32_e32 v0, vcc, s4, v2
296 ; VI-NEXT: v_add_u32_e32 v0, vcc, s2, v2
299 ; VI-NEXT: v_add_u32_e32 v0, vcc, s0, v2
358 ; VI-NEXT: v_add_u32_e32 v0, vcc, s2, v2
[all …]
/external/llvm-project/llvm/test/MC/AMDGPU/
Dadd-sub-no-carry.s33 v_add_u32_e32 v1, v2, v3 label
38 v_add_u32_e32 v1, s1, v3 label
/external/llvm-project/llvm/test/Object/AMDGPU/
Dobjdump.s15 v_add_u32_e32 v1, vcc, s0, v1
40 v_add_u32_e32 v10, vcc, s8, v10

1234